ダイヤモンド・パワーエレクトロニクス：革新的デバイス技術の提案と実証

• Project/Area Number: 18H01431
• Research Category: Grant-in-Aid for Scientific Research (B)
• Allocation Type: Single-year Grants
• Section: 一般
• Review Section: Basic Section 21010:Power engineering-related
• Research Institution: Kyushu Institute of Technology
• Principal Investigator: 大村 一郎 九州工業大学, 大学院生命体工学研究科, 教授 (10510670)
• Co-Investigator(Kenkyū-buntansha): 渡邉 晃彦 九州工業大学, 大学院生命体工学研究科, 准教授 (80363406) ; 附田 正則 九州工業大学, 大学院生命体工学研究科, 特任准教授 (00579154)
• Project Period (FY): 2018-04-01 – 2021-03-31
• Project Status: Granted (Fiscal Year 2020)
• Budget Amount: ¥17,940,000 (Direct Cost: ¥13,800,000、Indirect Cost: ¥4,140,000); Fiscal Year 2020: ¥2,990,000 (Direct Cost: ¥2,300,000、Indirect Cost: ¥690,000); Fiscal Year 2019: ¥3,120,000 (Direct Cost: ¥2,400,000、Indirect Cost: ¥720,000); Fiscal Year 2018: ¥11,830,000 (Direct Cost: ¥9,100,000、Indirect Cost: ¥2,730,000)
• Keywords: ダイヤモンド / パワー半導体 / ワイドバンドギャップ / 終端構造 / 不純物活性化 / 超高耐圧パワー素子 / RESURF構造

Outline of Annual Research Achievements

2019年度の研究方針は、１．PiP構造（高抵抗構造）で基本パラメータを取得する、２．P+-P-P+構造にてボロン導入によるP型層の活性化や導通の電気特性を調査するとともにP+-N-P+構造にてPN接合の特性を捜査する、３．試作条件安定化のために導入したヒータを含めたプロセス条件を確立する、４．デバイスプロセスを検討する、５．試作チップの電気試験の環境を整える、の5項目である。
1および２に関して、試験構造を試作するにあたりi型、P型、N型のダイヤモンド薄膜を成膜し膜内の不純物プロファイルを調査した。3台の合成装置で不純物の影響を比較するため、合成条件のうち原料ガスの水素およびメタン流量、マイクロ波パワー、合成圧力は共通とした。P型、N型については不純物原料ガス濃度および流量を共通としたが、不純物の取り込み効率を考慮し基板はそれぞれ[100]と[111]の面方位のものを用いた。3種類の膜で共通してホウ素とシリコンが一定量混入することが明らかになった。また、N型薄膜では水素も多く検出された。試験構造にてi層、およびPN接合を定性的、定量的に評価するためには、これら不純物の混入をコントロールするプロセスを検討しなければならない。P型ダイヤモンド薄膜ドーパントはバックグラウンドに対して4桁程度で、またN型ダイヤモンド薄膜では2桁程度でコントロールできることを確認した。３についてはP型薄膜の作製により完了。４は電極形成プロセスおよび先に述べた各試作装置の混入元素の制御を含めて検討を継続中。５については着手し始めたところである。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

・３台の装置それぞれで混入元素のプロファイルが異るため一台ごとにプロセス調整おこない研究環境を整えた。
・試験構造の試作では、ノンドープ基板表面にP+層を成膜したサンプルを用意し、他の薄膜はその上にホモエピタキシャル成長させることとした。併せてP+層への電極形成も行っている。
・カーブトレーサなどの電気試験環境はすでに整備した。

Strategy for Future Research Activity

本年度は、１．ドーピング薄膜の電気的特性から以後の評価で基準となる高抵抗層（i層）、p層、n層の合成方法を決定する。ダイヤモンド合成中には合成層内の残留ガス、特にボロン原子と窒素原子が膜中に容易に取り込まれるため合成層のプレトリートメントを含めて、基準薄膜とするための電気的特性の再現性を重視したプロセスを決定する。
２．上記基準薄膜合成プロセスを用いて材料特性測定TEGとしてPiP構造（高抵抗構造）を作製し、高耐圧で重要なi層の過渡通電特性から得られる材料特性を算出し設計へフィードバックする。通電特性評価ではTEG表面に形成される導電層によるリーク対策が不可欠であり表面終端によるリーク対策も施す。
３．上記構造のi層を低濃度のp層、n層に置き換え、同様の通電特性評価により不純物の活性化や各層の特性を得る。
４．上記で調べたi層、p層、n層の特性からデバイス設計に用いる材料特性モデルを構築する。このモデルをベースにデバイス構造の設計を行う。
５．本学マイクロ化総合技術センタと協力し、上記構造作製プロセスの設計を行う。