原子薄膜半導体による超低消費電力トンネルトランジスタの開発
Project/Area Number |
18H01482
|
Research Category |
Grant-in-Aid for Scientific Research (B)
|
Allocation Type | Single-year Grants |
Section | 一般 |
Review Section |
Basic Section 21050:Electric and electronic materials-related
|
Research Institution | National Institute for Materials Science |
Principal Investigator |
中払 周 国立研究開発法人物質・材料研究機構, 国際ナノアーキテクトニクス研究拠点, 主幹研究員 (90717240)
|
Project Period (FY) |
2018-04-01 – 2022-03-31
|
Project Status |
Completed (Fiscal Year 2021)
|
Budget Amount *help |
¥17,550,000 (Direct Cost: ¥13,500,000、Indirect Cost: ¥4,050,000)
Fiscal Year 2021: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
Fiscal Year 2020: ¥2,600,000 (Direct Cost: ¥2,000,000、Indirect Cost: ¥600,000)
Fiscal Year 2019: ¥4,290,000 (Direct Cost: ¥3,300,000、Indirect Cost: ¥990,000)
Fiscal Year 2018: ¥8,840,000 (Direct Cost: ¥6,800,000、Indirect Cost: ¥2,040,000)
|
Keywords | 2次元物質 / トンネルトランジスタ / 低消費電力 / トランジスタ極性 / 二次元物質 / 層状物質 / 半導体 / トランジスタ / 遷移金属ダイカルコゲナイド / 二次元半導体 / トンネル効果 / 原子薄膜 / トンネル現象 / 低消費電力デバイス / 2次元物質 |
Outline of Annual Research Achievements |
本研究は、大規模集積回路のチップあたりの消費電力の増大を抑制すること、すなわち世界で処理される総情報量の爆発的増大に伴って増大する消費エネルギー量を抑制することで、持続可能な社会の実現に資することを目的としたものである。従来のシリコントランジスタの比例縮小による高性能化や高集積化はその物理的な限界を迎えているのを反映して電源電圧の抑制が難しくなり、動作電圧がスケーリング則に従って減少させることがますます困難になってきている。これに対して、トンネルトランジスタはオン・オフ動作を急峻に変化させることが可能であるため電圧変化の範囲を狭くとる、すなわち動作電圧を小さくとることができて、従って消費電力を削減することが可能となる。集積回路の消費電力は動作電圧の2乗に比例するため、動作電圧の抑制は非常に効果がある。 このようなトンネルトランジスタを形成する上で最大のボトルネックとなるのがトンネル電流が十分に大きくできないことである。ここでトンネル電流はチャネルやゲート絶縁膜に指数関数的に依存するため、チャネルやゲート絶縁膜厚を極限まで薄くすることがトンネル電流増大に非常に重要となる。本研究ではこのチャネル層やゲート絶縁膜に2次元物質を適用することで、各層の薄膜化を目指す。特にトンネルトランジスタではn型領域とp型領域の両方を形成する必要があるが、p型の半導体として正孔を注入することが難しい。そこで、p型領域の形成のためにMoTe2に白金(Pt)電極を形成することでp型領域を形成すること、更にはn型領域とp型領域をゲート電極による電界効果で制御する新しいタイプのトンネルトランジスタを形成してその動作実証を行った。
|
Research Progress Status |
令和3年度が最終年度であるため、記入しない。
|
Strategy for Future Research Activity |
令和3年度が最終年度であるため、記入しない。
|
Report
(4 results)
Research Products
(1 results)