A study on high-performance and reliable networks with dynamic communication prediction

• Project/Area Number: 19500040
• Research Category: Grant-in-Aid for Scientific Research (C)
• Allocation Type: Single-year Grants
• Section: 一般
• Research Field: Computer system/Network
• Research Institution: The University of Electro-Communications
• Principal Investigator: YOSHINAGA Tsutomu The University of Electro-Communications, 大学院・情報システム学研究科, 教授 (60210738)
• Project Period (FY): 2007 – 2009
• Project Status: Completed (Fiscal Year 2009)
• Budget Amount: ¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000); Fiscal Year 2009: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000); Fiscal Year 2008: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000); Fiscal Year 2007: ¥2,210,000 (Direct Cost: ¥1,700,000、Indirect Cost: ¥510,000)
• Keywords: ルータ / 予測器 / 低遅延通信 / 相互結合網 / スイッチ / 投機ルーティング / 並列計算機 / ネットワークオンチップ / 低遅延ネットワーク / 並列計算機ネットワーク / スイッチング

Research Abstract

ネットワークを流れる通信パケットの経路をルータで予測することで高性能通信を実現する方式を提案し,ルータのハードウェア設計とシミュレーションによる評価を行った.また,ネットワークトポロジーとアプリケーションの持つ通信パターンに対する予測アルゴリズムの関係を明らかにした.予測精度は通信環境に影響を受けるが,適切な予測アルゴリズムを用いることで予測ルータが種々のネットワーク環境において低遅延通信に有効であることを実験的に確認した.

Research Products

• [Journal Article] 低遅延オンチップネットワークのための予測ルータの評価 (2009)
  • Author(s): 松谷宏紀, 鯉渕道絋, 天野英晴, 吉永努
  • Journal Title: 情報処理学会論文誌コンピューティングシステム(ACS27) Vol.2,No.3 Pages: 26-38
  • NAID: 110007990247
  • Peer Reviewed
• [Journal Article] 低遅延オンチップネットワークのための予測ルータの評価 (2009)
  • Author(s): 松谷宏紀, 鯉渕道絋, 天野英晴, 吉永努
  • Journal Title: 情報処理学会論文誌 コンピューティングシステム 2/3 Pages: 26-38
  • NAID: 110007990247
  • Peer Reviewed
• [Journal Article] 低遅延オンチップネットワークのための予測ルータの評価 (2009)
  • Author(s): 松谷宏紀, 鯉渕道絋, 天野英晴, 吉永努
  • Journal Title: 先進的計算基盤システムシンポジウムSACSIS2009論文集 Pages: 209-218
  • NAID: 110007990247
  • Peer Reviewed
• [Journal Article] 予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究 (2008)
  • Author(s): 鯉渕道絋, 吉永努, 村上弘和, 松谷宏紀, 天野英晴
  • Journal Title: 情報処理学会論文誌コンピューティングシステム(ACS23) Vol.1,No.2 Pages: 59-69
  • NAID: 110007990173
  • Peer Reviewed
• [Journal Article] 2-Dトーラスネットワークにおける動的通信予測による低遅延化 (2008)
  • Author(s): 吉永努, 村上弘和, 鯉渕道絋
  • Journal Title: 情報処理学会論文誌コンピューティングシステム(ACS22) Vol.1,No.1 Pages: 28-39
  • NAID: 110007990153
  • Peer Reviewed
• [Journal Article] 耐故障・適応デッドロック回復ルーティングのためのネットワーク再構成プロトコル (2008)
  • Author(s): 吉永努, 西村康彦
  • Journal Title: 電子情報通信学会論文誌 Vol.J91-D,No.12 Pages: 2881-2891
  • Peer Reviewed
• [Journal Article] 2-Dトーラスネットワークにおける動的通信予測による低遅延化 (2008)
  • Author(s): 吉永努, 村上弘和, 鯉渕道絋
  • Journal Title: 情報処理学会論文誌コンピューティングシステム 1/1 Pages: 28-39
  • NAID: 110007990153
  • Peer Reviewed
• [Journal Article] 耐故障・適応デッドロック回復ルーティングのためのネットワーク再構成プロトコル (2008)
  • Author(s): 吉永努, 西村康彦
  • Journal Title: 電子情報通信学会論文誌D J91-D/12 Pages: 2881-2891
  • Peer Reviewed
• [Journal Article] 2-Dトーラスネットワークにおける動的通信予測による低遅延化 (2008)
  • Author(s): 吉永努, 村上弘和, 鯉渕道絋
  • Journal Title: 情報処理学会論文誌 49/SIG28(ACS22)(採録決定)
  • NAID: 110007990153
  • Peer Reviewed
• [Journal Article] The QC-2 Parallel Queue Processor Architecture (2008)
  • Author(s): B. A. Abderazek, A. Canedo, T. Yoshinaga, and M. Sowa
  • Journal Title: Journal of Parallel and Distributed Computing 68/2 Pages: 235-245
  • Peer Reviewed
• [Presentation] Prediction Switching for Photonic Network-on-Chip (2009)
  • Author(s): Cisse Ahmadou Dit ADI, Hiroki Matsutani, Michihiro Koibuchi, Sayaka Akioka, Tsutomu Yoshinaga
  • Organizer: IPSJ SIG Technical Report, ARC-2009-184/32
  • Place of Presentation: 東北大学 (宮城県)
  • Year and Date: 2009-08-06
• [Presentation] Yet Another Low Latency On-Chip Router Architecture (2009)
  • Author(s): H. Matsutani, M. Koibuchi, H. Amano, T. Yoshinaga: Prediction Router
  • Organizer: Proc. of the 15th International Symposium on High Performance Computer Architecture (HPCA-15)
  • Place of Presentation: Raleigh, North Carolina(367-378)
  • Year and Date: 2009-02-18
• [Presentation] Prediction Router : Yet Another Low Latency On-Chip Router Architecture (2009)
  • Author(s): Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tsutomu Yoshinaga
  • Organizer: Proc. of 15th Int. Symp. on High-Performance Computer Architecture (HPCA-15)
  • Place of Presentation: North Carolina USA
  • Year and Date: 2009-02-18
• [Presentation] 低遅延オンチップネットワークのための予測ルータの評価 (2009)
  • Author(s): 松谷宏紀, 鯉渕道紘, 天野英晴, 吉永努
  • Organizer: 情報処理学会計算機アーキテクチャ研究会報告
  • Place of Presentation: 大阪
  • Year and Date: 2009-01-13
• [Presentation] 予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究 (2008)
  • Author(s): 鯉渕道絋, 吉永努, 村上弘和, 松谷宏紀, 天野英晴
  • Organizer: 第6回先端的計算基盤システムシンポジウム(SACSIS'08)
  • Place of Presentation: つくば
  • Year and Date: 2008-06-13
• [Presentation] 予測機構を持った低遅延オンチップルータアーキテクチャ (2008)
  • Author(s): 松谷宏紀, 鯉渕道紘, 天野英晴, 吉永努
  • Organizer: 情報処理学会計算機アーキテクチャ研究会報告
  • Place of Presentation: 東京
  • Year and Date: 2008-05-14
• [Presentation] 通信予測機構を用いた低遅延ネットワークの構成方法と評価 (2007)
  • Author(s): 村上弘和, 吉永努, 鯉渕道絋
  • Organizer: 情報処理学会, ARC研報
  • Place of Presentation: 北九州
  • Year and Date: 2007-11-21
• [Presentation] 2-Dトーラスネットワークにおける動的通信予測の効果 (2007)
  • Author(s): 吉永努, 村上弘和, 鯉渕道絋
  • Organizer: 第5回先進的計算基盤システムシンポジウムSACSIS07論文集
  • Place of Presentation: 東京
  • Year and Date: 2007-05-25
• [Presentation] 2-D トーラスネットワークにおける動的通信予測の効果 (2007)
  • Author(s): 吉永努、村上弘和、鯉渕道紘
  • Organizer: 情報処理学会・SACSIS2007
  • Place of Presentation: 東京
  • Year and Date: 2007-05-25
• [Presentation] Impact of Predictive Switching in 2-D Torus Networks (2007)
  • Author(s): T. Yoshinaga, K. Murakami, M. Koibuchi
  • Organizer: Proc. of the 10th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA07), IEEE-CS
  • Place of Presentation: Hawaii
  • Year and Date: 2007-01-12
• [Remarks]
  • URL: http://comp.is.uec.ac.jp/
• [Patent(Industrial Property Rights)] 映像データ送出方法, 並びにその装置, プログラム, 記憶媒体 (2008)
  • Inventor(s): 吉永 努, 他4名
  • Industrial Property Rights Holder: 電気通信大学, 船井電機(株)
  • Industrial Property Number: 2008-168460
  • Filing Date: 2008-06-27
• [Patent(Industrial Property Rights)] ルータおよび並列分散システム (2008)
  • Inventor(s): 鯉渕道紘, 吉永 努, 鎌倉正司郎
  • Industrial Property Rights Holder: 情報システム研究機構, 電気通信大学
  • Patent Publication Number: 2008-294586
  • Acquisition Date: 2008-12-04
• [Patent(Industrial Property Rights)] ルータおよび並列分散システム (2007)
  • Inventor(s): 鯉渕道紘, 吉永努, 鎌倉正司郎
  • Industrial Property Rights Holder: 情報システム研究機構, 電気通信大学
  • Industrial Property Number: 2007-135940
  • Filing Date: 2007-05-22