負の熱膨張ゲート電極によるトランジスタへの新規ひずみ導入技術の創成

• Project/Area Number: 19K21953
• Research Category: Grant-in-Aid for Challenging Research (Exploratory)
• Allocation Type: Multi-year Fund
• Review Section: Medium-sized Section 21:Electrical and electronic engineering and related fields
• Research Institution: Tohoku University
• Principal Investigator: 木野 久志 東北大学, 学際科学フロンティア研究所, 助教 (10633406)
• Project Period (FY): 2019-06-28 – 2021-03-31
• Project Status: Granted (Fiscal Year 2019)
• Budget Amount: ¥5,980,000 (Direct Cost: ¥4,600,000、Indirect Cost: ¥1,380,000); Fiscal Year 2020: ¥2,860,000 (Direct Cost: ¥2,200,000、Indirect Cost: ¥660,000); Fiscal Year 2019: ¥3,120,000 (Direct Cost: ¥2,400,000、Indirect Cost: ¥720,000)
• Keywords: 負熱膨張 / トランジスタ / 半導体 / 負の熱膨張 / 結晶歪み / 移動度

Outline of Research at the Start

高度情報化社会を支える半導体集積回路を構成するトランジスタの高性能化方法の一つとして、ひずみシリコン技術が挙げられる。近年、シリコンに導入されるひずみ量が飽和しつつあり、新しいひずみ導入技術が強く求められている。本研究ではトランジスタのゲート電極に負の熱膨張係数を有する材料を適用し、冷却膨張などの特徴を応用することでシリコンへのひずみ導入を試みる。本研究構造はトランジスタのチャネル領域への直接的作用による大きなひずみ導入を可能としながら、従来の薄膜堆積と同等のひずみ導入方法であるため、様々な基板に適用可能な非常に汎用性の高い意義のある技術である。

Outline of Annual Research Achievements

半導体集積回路を構成するトランジスタは結晶ひずみを導入することで駆動電流の増大を図っている。本研究では負の熱膨張係数を有する材料を用いた全く新しいひずみ導入技術を創成する。
負の熱膨張係数を有する材料の加工の多くは粉砕などであり、フォトリソグラフィやRIE(Reactive Ion Etching,反応性イオンエッチング)と呼ばれるプラズマを用いて削る方法に代表される半導体微細加工技術を用いた加工例は殆どない。そこで本年度はトランジスタのゲート電極に負の熱膨張係数を有する材料を適用するための加工技術に関する研究を遂行した。
トランジスタのゲート電極は主にRIEかCMP(Chemical Mechanical Polishing,化学機械研磨)を用いたダマシンと呼ばれる方法に大別される。これらの加工方法を用いることで非常に微細な電極が形成可能である。しかし、全く新しい材料に対して、RIEないしはCMPによる加工方法を構築することは非常に困難である。
そこで本研究ではHEMT(High Electron Mobility Transistor,高電子移動度トランジスタ)に用いられるT型ゲート電極の形成方法に着目し、電子線リソグラフィを用いたリフトオフ法による加工を採用した。リフトオフ法を用いることで加工技術を速やかに確立し、負の熱膨張係数を有する材料によるひずみ導入効果の検証を迅速に行う。
電子線リソグラフィによるリフトオフを用いるため、２層レジストを用いた。２層レジストによるパターン形成後、負の熱膨張係数を有する材料をスパッタリング法で堆積し、２層レジストを除去することで所望のパターンを形成した。本手法により100nm幅の配線形成に成功した。次年度は本技術を用い、実際に負の熱膨張係数を有する材料をゲート電極とするトランジスタを形成する。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

本研究課題の研究期間は２年である。初年度では加工技術が確立されていない負の熱膨張係数を有する材料の加工技術を開発する。２年目では初年度で開発した加工技術を用いて、負の熱膨張係数を有する材料でゲート電極を形成し、実際にトランジスタを作製することで負の熱膨張係数を有する材料による歪み導入の効果を検証する。以上が、当初の計画である。
初年度にあたる本年度では当初の計画通り、電子線リソグラフィによるリフトオフを用いることで負の熱膨張係数を有する材料の微細な電極形成方法を確立した。おおむね当初の計画通りに進展している。

Strategy for Future Research Activity

本年度で確立した微細加工技術を用いて、実際に負の熱膨張係数を有する材料をゲート電極とする新しいトランジスタを作製する。負の熱膨張係数を有する材料を用いることでゲート電極直下のシリコンに自在に結晶ひずみを導入することを目指す。評価はラマン分光法による結晶ひずみに大きさの測定と、トランジスタの測定から反転層におけるキャリア移動度を導出し、ポリシリコンやアルミニウムなどの正の熱膨張係数を有する材料をゲート電極とするトランジスタと比較することで行う。