Analog Digital Mixed-Signal Integrated Circuit Architecture based on Integer Theory
Project/Area Number |
21K04190
|
Research Category |
Grant-in-Aid for Scientific Research (C)
|
Allocation Type | Multi-year Fund |
Section | 一般 |
Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
Research Institution | Gunma University |
Principal Investigator |
小林 春夫 群馬大学, 大学院理工学府, 教授 (20292625)
|
Co-Investigator(Kenkyū-buntansha) |
桑名 杏奈 群馬大学, 大学院理工学府, 助教 (00624628)
|
Project Period (FY) |
2021-04-01 – 2024-03-31
|
Project Status |
Granted (Fiscal Year 2022)
|
Budget Amount *help |
¥3,900,000 (Direct Cost: ¥3,000,000、Indirect Cost: ¥900,000)
Fiscal Year 2023: ¥520,000 (Direct Cost: ¥400,000、Indirect Cost: ¥120,000)
Fiscal Year 2022: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
Fiscal Year 2021: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
|
Keywords | AD変換器 / DA変換器 / 時間デジタイザ回路 / 整数論 / ダイナミックマッチング / AD変換器の評価技術 / 非同期逐次比較AD変換器 / 緩和DA変換器 / アナログ回路 / デジタル回路 / 集積回路 / 古典数学 |
Outline of Research at the Start |
整数論に示されているよう整数には面白い性質がたくさんある。しかしアナログ・デジタル変換回路(AD変換器)やデジタル・アナログ変換回路(DA変換器)等のアナログ・デジタル混載回路の設計ではそれを積極的に利用した方法論はほとんどない。整数の面白い性質を積極的に利用してアナログ・デジタル混載回路の新規アーキテクチャおよびその有効なテスト手法を研究する。半分がデジタル回路であるアナログ・デジタル混載回路の設計とテスト技術に整数の面白い性質を活用できる可能性がある。勘と経験の世界であったこの分野の設計に整数論を理論的・体系的に適用し、高性能な回路構成を考案していく。
|
Outline of Annual Research Achievements |
(1)緩和DA変換器で正電圧出力のRC低域フィルタをCR広域低域フィルタに置き換えることで正負の両方の極性を出力できる方式を、2進数の2の補数表現の考察から導出した。(2) ユナリ型DA変換器での2次元レイアウト配列の単位セル特性のシステマテックミスマッチの影響を軽減し、スプリアスを低減するための 魔方陣・ラテン方陣・ナイトツアー等の2次元疑似乱数アルゴリズムを適用して効果をシミュレーション検証した。(3) 多角数定理、素数のゴールドバッファ予想に基づくDA変換器構成を考案し、アナログ回路部、デコーダ回路の設計を行い、また素子特性のミスマッチの影響を低減するためのダイナミックマッチング法を考案し、論文にまとめて投稿・掲載された。(4) ユナリ型DA変換器での1次元レイアウト配列の単位セル特性のシステマテックミスマッチの影響を軽減し、スプリアスを低減する回路を小規模で実現する仮想3次元ミスマッチスクランブルリング方式を考案し、シミュレーション検証を行った。(5) ユナリDA変換器での単位セルを並び替え線形性を向上させるアルゴリズムを開発した。(6) 改良ホップフィールド回路網を用い、抵抗をスイッチドキャパシタ回路で置き換えることで小チップ面積で実現できる高速非同期逐次比較近似AD変換器を考案し、シミュレーション検証った。(7) 貴金属比サンプリング技術を開発し、時間デジタイザ回路の線形性自己校正技術、AD変換器のヒストグラム法による評価技術への応用を行い、それぞれ論文を投稿し掲載された。(8) グレイコード出力折り返し型AD変換器を電荷領域構成で容易に実現できる構成を考案した。またその応用としてマルチビット拡張レズリー・サイ型デルタシグマAD変調器を考案し、その性質を明確にした。これらをそれぞれ論文発表を行った。
|
Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
当初予定していたより多い博士後期課程学生4名、博士前期課程学生4名、学部4年生1名がこの研究テーマに加わった。そのため彼ら/彼女らの博士論文、修士論文、学士論文の作成のため外部と共同研究を行い、その結果この研究に関与した研究者が増えたため、予定より大きな成果を達成することができた。
|
Strategy for Future Research Activity |
AD変換器、DA変換器、時間デジタイザ回路に冗長性をもたせることで、一部回路が誤動作した場合でもそれを全体としてリカバーでき正しい最終出力値を得ることができるデジタル誤差補正技術を整数論を用いて考案していく。またこれまでの研究成果をまとめるレビュー論文の作成、および研究内容の専門書の執筆を行っていく。
|
Report
(2 results)
Research Products
(38 results)
-
-
-
[Journal Article] Unit cell mismatch scrambling method for high-resolution unary DAC based on virtual 3D layout2022
Author(s)
Dan Yao, Xuanyan Bai, Shogo Katayama, Anna Kuwana, Kazuyuki Kawauchi, Haruo Kobayashi, Kouji Hirai, Akira Suzuki, Satoshi Yamada, Tomoyuki Kato, Ritsuko Kitakoga, Takeshi Shimamura, Gopal Adhikari, Nobuto Ono, Kazuhiro Miura, Shigeya Yamaguchi
-
Journal Title
IEICE Electronics Express
Volume: 19
Issue: 24
Pages: 20220430-20220430
DOI
ISSN
1349-2543
Year and Date
2022-12-25
Related Report
Peer Reviewed / Open Access
-
-
[Journal Article] Self-Calibration of Two Reference Voltages Ratio For Two-Step Incremental Delta-Sigma ADC2022
Author(s)
Lengkhang Nengvang, Shogo Katayama, Jianglin Wei, Lei Sha, Tri Minh Tran, Anna Kuwana, Kazufumi Naganuma, Kiyoshi Sasai, Junichi Saito, Katsuaki Morishita, Haruo Kobayashi
-
Journal Title
Journal of Mechanical and Electrical Intelligent System
Volume: 5
Pages: 7-19
Related Report
Peer Reviewed / Open Access
-
[Journal Article] Charge Domain Folding ADC for Multi-bit ΔΣ AD Modulator2022
Author(s)
Xiongyan Li, Tianrui Feng, Lengkhang Nengvang, Haijun Lin, Shogo Katayama, Jianglin Wei, Anna Kuwana, Kazufumi Naganuma, Kiyoshi Sasai, Junichi Saito, Katsuaki Morishita, Haruo Kobayashi
-
Journal Title
Journal of Technology and Social Science
Volume: 2
Pages: 27-37
Related Report
Peer Reviewed / Open Access / Int'l Joint Research
-
-
-
[Journal Article] Revisit to Histogram Method for ADC Linearity Test: Examination of Input Signal and Ratio of Input and Sampling Frequencies2022
Author(s)
Yujie Zhao, Kentaroh Katoh, Anna Kuwana, Shogo Katayama, Jianglin Wei, Haruo Kobayashi, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa
-
Journal Title
Journal of Electronic Testing: Theory and Applications, Springer
Volume: 8
Issue: 1
Pages: 1-100
DOI
Related Report
Peer Reviewed / Open Access
-
[Journal Article] Metallic Ratio Equivalent-Time Sampling and Application to TDC Linearity Calibration2022
Author(s)
Shuhei Yamamoto, Yuto Sasaki, Yujie Zhao, Anna Kuwana, Kentaroh Katoh, Zheming Zhang, Jianglin Wei, Tri Minh Tran, Shogo Katayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa,Takayuki Nakatani, Kazumi Hatayama, Haruo Kobayashi
-
Journal Title
IEEE Transactions on Device and Materials Reliability
Volume: 1
Issue: 2
Pages: 1-100
DOI
Related Report
Peer Reviewed / Open Access
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] Metallic Ratio Equivalent-Time Sampling: A Highly Efficient Waveform Acquisition Method2021
Author(s)
Shuhei Yamamoto, Yuto Sasaki, Yujie Zhao, Jianglin Wei, Anna Kuwana, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa, Takayuki Nakatani, Tri Tran, Shogo Katayama, Kazumi Hatayama, Haruo Kobayashi
Organizer
the 27th IEEE International Symposium on On-Line Testing and Robust System Design
Related Report
Int'l Joint Research
-
-
-
-
[Presentation] Input Signal and Sampling Frequencies Requirements for Efficient ADC Testing with Histogram Method2021
Author(s)
Yujie Zhao, Anna Kuwana, Shuhei Yamamoto, Yuto Sasaki, Haruo Kobayashi, Tri Minh Tran, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa, Jianglin Wei, Shogo Katayama
Organizer
The 36th International Technical Conference on Circuits/Systems, Computers and Communications
Related Report
Int'l Joint Research
-
[Presentation] Folding ADC for Multi-bit ΔΣ AD Modulator2021
Author(s)
Xiongyan Li, Tianrui Feng, Lengkhang Nengvang, Shogo Katayama, Jianglin Wei, Haijun Lin, Kazufumi Naganuma, Kiyoshi Sasai, Junichi Saito, Anna Kuwana, Haruo Kobayashi
Organizer
International Conference on Analog VLSI Circuits
Related Report
Int'l Joint Research
-
[Presentation] Code Selective Histogram Method: Two-Tone Signal for ADC Linearity Test Time Reduction2021
Author(s)
Yujie Zhao, Anna Kuwana, Shogo Katayama, Jianglin Wei, Haruo Kobayashi, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa,
Organizer
International Conference on Analog VLSI Circuits
Related Report
Int'l Joint Research
-
[Presentation] Segmented DAC Unit Cell Selection Algorithm and Layout/Routing Based on Euler's Knight Tour2021
Author(s)
Dan Yao, Xueyan Bai, Anna Kuwana, Kazuyuki Kawauchi, Masashi Higashino, Haruo Kobayashi, Akira Suzuki, Satoshi Yamada, Tomoyuki Kato, Nobuto Ono, Kazuhiro Miura, Kouji Hirai, Ritsuko Kitakoga,
Organizer
International Conference on Analog VLSI Circuits
Related Report
Int'l Joint Research
-
-
-
-
-
[Presentation] ヒストグラム法による効率的ADC試験のための入力周波数とサンプリング周波数の関係の検討2021
Author(s)
趙宇杰, 桑名 杏奈, 山本修平, 佐々木 優斗, 小林 春夫, チャン ミン チー, 片山翔吾, 魏江林, 中谷 隆之, 畠山 一実, 佐藤 賢央, 石田 嵩, 岡本 智之, 市川 保
Organizer
第83回FTC研究会
Related Report