A study on concurrent error detection for functional safety of logic LSIs

Research Project

Project/Area Number	21K11811
Research Category	Grant-in-Aid for Scientific Research (C)
Allocation Type	Multi-year Fund
Section	一般
Review Section	Basic Section 60040:Computer system-related
Research Institution	Kyushu Institute of Technology
Principal Investigator	梶原誠司九州工業大学, 大学院情報工学研究院, 教授 (80252592)
Project Period (FY)	2021-04-01 – 2024-03-31
Project Status	Granted (Fiscal Year 2021)
Budget Amount *help	¥4,030,000 (Direct Cost: ¥3,100,000、Indirect Cost: ¥930,000) Fiscal Year 2023: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000) Fiscal Year 2022: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000) Fiscal Year 2021: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
Keywords	LSIテスト / コンカレントエラーディテクション / フォールトトレランス / VLSI設計 / 機能安全
Outline of Research at the Start	VLSIの微細化の進展に伴い，稼働中のVLSIが外部からのノイズや劣化故障により誤動作するリスクが増大している。本研究では，システム運用中の論理回路の動作をリアルタイムでチェックし，回路の異常を検知するコンカレントエラーディテクション(CED)の新しい手法を開発する。研究対象とする技術は，論理回路の設計段階において，回路内部の異常値を検知するためのチェッカー回路を付加し，実際の回路の動作をチェッカーによりセルフチェックするものである．チェッカーの設計では，面積や消費電力のオーバーヘッドを小さくすることと，故障等による異常値の検出率が高くなることを目標とする．