Development of nanowire hybrid integrated devices
| Project/Area Number |
22H00202
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (A)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Review Section |
Medium-sized Section 21:Electrical and electronic engineering and related fields
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
冨岡 克広 北海道大学, 情報科学研究院, 准教授 (60519411)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
池辺 将之 北海道大学, 量子集積エレクトロニクス研究センター, 教授 (20374613)
本久 順一 北海道大学, 情報科学研究院, 教授 (60212263)
|
|---|
| Project Period (FY) |
2022-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥42,380,000 (Direct Cost: ¥32,600,000、Indirect Cost: ¥9,780,000)
Fiscal Year 2024: ¥9,750,000 (Direct Cost: ¥7,500,000、Indirect Cost: ¥2,250,000)
Fiscal Year 2023: ¥13,260,000 (Direct Cost: ¥10,200,000、Indirect Cost: ¥3,060,000)
Fiscal Year 2022: ¥13,910,000 (Direct Cost: ¥10,700,000、Indirect Cost: ¥3,210,000)
|
|---|
| Keywords | ナノワイヤ / 化合物半導体 / トンネル輸送 / 集積回路構造 / III-V族化合物半導体 / FET / トンネルFET / 集積技術 |
|---|
| Outline of Research at the Start |
本研究は，一つのナノワイヤ材料に異なるキャリア・デバイス原理を統合し制御する新しいスイッチ素子と高密度ハイブリッド集積技術を創出する．具体的には，III-V族化合物半導体材料の「高移動度キャリア」と，Si/III-Vヘテロ接合界面で生じる「量子トンネル電子」の異なるキャリアとスイッチ原理を統合した縦型マルチトランジスタを実現する．次いで，これらのハイブリッド集積システムをオンチップ上で確立し，次世代ナノエレクトロニクスの課題である高性能化，低消費電力化を同時に解決する革新的な高密度ハイブリッド集積デバイス基盤技術を創出する．
|
| Outline of Annual Research Achievements |
本研究は，III-V族化合物半導体材料の「高移動度キャリア」と，Si/III-Vヘテロ接合界面で生じる「量子トンネル電子」の異なるキャリアとスイッチ原理を統合した縦型マルチトランジスタを実現し，これらのハイブリッド集積システムをオンチップ上で確立することで，次世代ナノエレクトロニクスの課題である高性能化，低消費電力化を同時に解決する革新的な高密度ハイブリッド集積デバイス基盤技術を創出することを目的としている．研究課題は[1] ナノワイヤオンデマンド集積技術，[2] ナノワイヤ縦型マルチトランジスタ素子開発，[3] ハイブリッド集積電子デバイス実証であり、初年度は当初の予定通り、課題[1]で、(i)メタル上のIII-Vナノワイヤ選択成長, (ii)Si細線上のIII-Vナノワイヤ局所選択成長について研究を実施し,課題[2]ではナノワイヤ縦型マルチトランジスタ素子の実証に要す基礎技術として(i)メタル上のナノワイヤ縦型FET作製について研究を実施した。
[1]-(i)については，Si基板上のメタル・酸化膜複合マスク基板上のInAsおよびInGaAs/GaSbコアシェルナノワイヤ選択成長を実施し、オンデマンド集積技術の要件を達成した．[1]-(ii)では，極薄SOI(111)基板を特注とSOI層の細線構造の作製技術を評価することで，SOI(111)基板上のInAsナノワイヤ選択成長を実証し，パルスドーピング技術を導入することでナノワイヤチャネル異種集積技術を確立した。[2]-(i)では，[1]で確立しつつあるナノワイヤオンデマンド集積技術を駆使し、極薄SOI基板およびSOI/メタル複合膜基板上のInAsナノワイヤチャネル縦型FET構造を作製することで，ソース電極位置の差異によるスイッチ特性の関係を明らかにした．
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
本研究は、3つの研究課題[1] ナノワイヤオンデマンド集積技術，[2] ナノワイヤ縦型マルチトランジスタ素子開発，[3] ハイブリッド集積電子デバイス実証を設け初年度は予定通り、課題[1],[2]について研究を実施した。以下に達成事項を記す．
[1]-(i)メタル上のIII-Vナノワイヤ選択成長: Si、SOI(111)上のタングステン/熱酸化膜複合マスク層を形成しInAs, InGaAsナノワイヤ選択成長を実施し、直径30 nmのナノワイヤ選択成長を実証した．またSi/III-V接合界面の超解像歪解析手法を確立した。
[1]-(ii)Si細線上のIII-Vナノワイヤ局所選択成長:極薄SOI(111)を形成しSi細線構造の作製技術を評価し，SOI(111)上でパルスドーピング技術を導入することで真性層/n型ドーピング層を有したInAs, InGaAsナノワイヤチャネル異種集積に成功した．Si細線加工エッジで核形成の発生が収率の向上の課題になることを見出し、次年度の検討事項とした．
[2]-(i)ナノワイヤ縦型マルチトランジスタ素子の実証:課題[1]の知見から、膜厚600 nmの極薄SOI基板およびSOI/メタル複合膜基板上のInAsナノワイヤチャネル縦型FET構造を作製した．作製した素子特性としては、n型エンハンスメントモード縦型ナノワイヤFETを実証し、上面・裏面ソース電極で直列抵抗が3桁変化することを明らかにした．また、Si(111)上のInGaAs/GaSbコアマルチシェルナノワイヤチャネルでSi/InGaAs界面のトンネル輸送とSi/InGaAs/GaSbの正孔輸送を変調する素子動作を実証した．
当初計画以上の成果として、異なる結晶構造のナノワイヤ界面が電気電子材料学上新しい接合であることを見出し、結晶相転移接合トランジスタを世界で初めて提案・実証した．
|
| Strategy for Future Research Activity |
本研究の最終目標となる，高性能化・超低消費電力を両立した高密度集積システムを実現するために．今年度は研究計画2年目に想定している下記の研究項目について研究を進める予定である。
[1] ナノワイヤオンデマンド集積技術:熱酸化膜と高融点金属上のコアシェル型ナノワイヤ集積技術を確立する．トンネル接合界面の高分解能歪み・欠陥分布評価手法を構築し，高速蛍光分光装置による組成評価を組み合わせ，高品質トンネル接合とナノワイヤチャネルの集積技術を確立する．初年度で達成しつつあるオンデマンド集積技術を継続して研究開発する。具体的にはW/熱酸化膜複合膜上の変調ドープ型ナノワイヤ集積技術を確立する．
[2] ナノワイヤ縦型マルチトランジスタ素子開発:[2]-(i) メタル上のナノワイヤ縦型FET作製技術について初年度の知見を基に更に微細化されたSiフィン上のオンデマンド技術を確立するとともに、[2]-(ii) マルチトランジスタの実証を行う．
[3] ハイブリッド集積電子デバイス実証:[1], [2]の縦型マルチトランジスタで，低電圧論理回路とチップ内無線伝送に資するナノワイヤ高周波素子を同時に動作するオンチップ構造を実現を目指す．縦型ナノワイヤと上下電極層のグリッド状構造を縦方向で接続するナノ立体配線技術を構築するとともに，ナノワイヤ集積システムの構成要素となる三次元論理演算回路を世界にさきがけて実現するため、2年目では下記[3]-(i)の課題検証を進める。(i) 立体配線プロセス技術
Siフィン上にハイブリッド集積したナノワイヤTFETと，メタルマスク上のナノワイヤシェル層の変調ドーピングを介した高速トランジスタについて，ハイブリッド集積工程後の層間絶縁膜を局所エッチングし，素子間の立体配線技術を確立する．
|
Report
(2 results)
Research Products
(18 results)
