| Project/Area Number |
22K04219
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
田部井 哲夫 広島大学, ナノデバイス研究所, 特任准教授 (40536124)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
雨宮 嘉照 広島大学, ナノデバイス研究所, 特任助教 (20448260)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2024: ¥520,000 (Direct Cost: ¥400,000、Indirect Cost: ¥120,000)
Fiscal Year 2023: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2022: ¥2,730,000 (Direct Cost: ¥2,100,000、Indirect Cost: ¥630,000)
|
|---|
| Keywords | シリコン光変調器 / マッハ-ツェンダー変調器 / トンネルFET |
|---|
| Outline of Research at the Start |
マッハ・ツェンダー型シリコン光変調器を1V未満の極低電圧で駆動させることを目的として、位相変調素子としてトンネル電界効果トランジスタを利用したマッハ・ツェンダー型光変調素子を開発する。またフォトニック結晶導波路を利用して、デバイス長1mm以下の小型化を図る。従来のCMOSプロセスと互換性を持たせるため、デバイスの構造は可能な限り単純化し、使用する材料はシリコン、二酸化シリコン、アルミニウムの3種類のみとする。
|
| Outline of Annual Research Achievements |
2023年度は①トンネル電界効果トランジスタ(TFET)のサブスレッショルドスロープ(SS)値の改善への検討、②シミュレーションによるシリコンマッハ-ツェンダー(MZ)光変調器の最適化を実施した。
① TFETのSS値の改善への検討：本研究ではSS値が非常に低いTFETを用いてMZ光変調器の低電圧駆動を目標としているが、これまで作製したTFETではSS値が334mV/decade程度と非常に大きな値であった。そこで2023年度はTFETの構造を見直し、チャネル部の適切な不純物濃度を数値計算で見積るなど、理論的な考察を主に行った。従来はTFETチャネルのフェルミ準位が伝導帯の下端あるいは価電子帯の上端に近い方が有利と考え、チャネル部の不純物濃度をやや高めに設定した。しかしこの場合、ゲート電圧印加の際、ゲートに対向するチャネル部には大量のキャリヤが蓄積する。一方で表面ポテンシャルの変化は小さく、結果としてバンドの曲がりは小さくなることが分かった。この結果はこれまで作製したTFETのSS値が大きかった原因と推測される。
②シミュレーションによるシリコンMZ光変調器の最適化：2022年度にはシミュレータを用いたフォトニック結晶導波路の解析を行ったが、2023年度は位相変調部にフォトニック結晶を組み込んだMZ光変調器の解析を行った。伝搬光の位相を変化させるためにシリコンの屈折率を変化させると、フォトニック結晶導波路では導波路幅が小さいほど光伝搬損失が大きくなり、その結果光変調器の消光比が小さくなることが分かった。通常のシリコン光導波路ではシングルモードを実現するために幅を400nm程度にするが、光変調器の消光比を十分大きくするにはフォトニック結晶内の導波路幅を1um程度にすることが望ましいことが分かった。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
本研究で進めている具体的な内容は、次の3つである。
①TFETの構造の最適化
②フォトニック結晶導波路その他の光素子の最適化
③光変調素子の試作・性能改善
2022、2023年度は主に①、②を進め、これらが完了した後に③を進める予定であった。特に①については2022年度中に完了させるつもりであったが、まだ達成は出来ていない。2022年度にチャネル部にフォトニック結晶導波路を内包するTFETを作製し、正常なトランジスタ動作を確認した。これにより①については半分達成出来たと言える。しかし試作したTFETのサブスレッショルド特性は非常に悪く、光変調器を低電圧で駆動させるにはまだ困難な状況である。このため2023年度はデバイスの試作は一旦中断し、これまで試作したデバイスのデータからTFETの構造の問題点を洗い出し、さらに理論解析や数値計算によるデバイス構造の最適化を検討した。サブスレッショルド特性を改善するためのアイデアを幾つか出すことが出来たので、今後は主にデバイス試作を行う。
②については、光導波路シミュレータを用いてフォトニック結晶導波路や光分岐・結合器、更にMZ光変調器の最適化を行ったが、まだ実際の作製には至っていない。光学素子のシミュレーションについては、導波路幅やフォトニック結晶のホール径等のパラメータを微調整して少しずつ光伝搬特性を改善していくという地道な作業を繰り返すことになる。より良い光学特性が得られるたびに、実際にデバイスを試作するためのリソグラフィー用のレイアウトデータを逐次更新している。シミュレーションによる光学素子の最適化についてはある程度良好な特性が得られているので、今後は試作を進めたい。
|
| Strategy for Future Research Activity |
今後の研究の進め方として、2024年度の前半は引き続きTFETのチャネル部の不純物濃度とサブスレッショルド特性の関係の調査を重点的に進める。2022年度のTFETの試作及び2023年度の理論解析から、TFETのチャネル部の不純物濃度を低くするほどサブスレッショルド特性が良くなると推論される結果を得ている。この結果は非常に重要なことであると考えられるが、このような特性に関する報告はあまりされていない印象である。現在、不純物濃度の低い高抵抗のSOI基板を用いたデバイスの作製を進めており、2024年度は上記の推測を更に実験的に詳しく検証し、得られたデータを元にサブスレッショルド特性の優れたMZ光変調器用のTFETを完成させる。
フォトニック結晶導波路およびMZ光変調素子の最適化については、これまでと同様に光導波路シミュレータを用いた解析を進めるが、2024年度は同時にSOI基板を用いたデバイス試作も行い、光伝搬特性の測定を行う予定である。また、本研究で提案するTFETを利用したMZ光変調器も同時に試作し、透過スペクトル特性の測定まで進める予定である。
|
