| Project/Area Number |
22K11963
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Osaka Institute of Technology |
|---|
Principal Investigator |
牧野 博之 大阪工業大学, 情報科学部, 教授 (50454038)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥3,250,000 (Direct Cost: ¥2,500,000、Indirect Cost: ¥750,000)
Fiscal Year 2024: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2023: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2022: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
|
|---|
| Keywords | SRAM / ばらつき / しきい値電圧 / モンテカルロシミュレーション / 一次元縮退モデル |
|---|
| Outline of Research at the Start |
MOSトランジスタのランダムなばらつきを考慮したモンテカルロシミュレーションによるSRAMの不良率の推定において、一次元縮退モデルを適用したシミュレーション回数削減方法の妥当性を検証する。具体的には、SRAMの書き込み動作、データ保持動作、読み出し動作のすべてにおいて、理論的考察によって一次元縮退モデルの妥当性を明らかにするとともに、実際にシミュレーションを行うことにより精度を検証する。
|
| Outline of Annual Research Achievements |
令和5年度は、研究の第二段階として前年度に確立した手法を、SRAMのデータ保持動作および読み出し動作に展開し、一次元縮退モデルの妥当性を明らかにすることに注力した。データ保持動作と読み出し動作ではデータ保持動作の不良数が支配的であるため、まずデータ保持動作における確率分布式の導出を行った。前年度の手法に従って、トランジスタを個別にばらつかせたMonte Carlo Simulation (MC)により、動作限界に支配的に効くトランジスタを明らかにした。続いて、支配的に効くトランジスタの閾値電圧(Vth)の確率分布から前年度と同様の考察を行うことによって、不良率の分布式の導出を行った。最初に支配的な二つのトランジスタに注目して分布式を導出したところ、一次元の分布式となり一次元縮退モデルの成立は確認されたが、その式に現れる不良率の指標となる限界指標(L)の値が、実際に全トランジスタをばらつかせた場合の真のLよりも9.3%大きい値となり、精度が不十分であることが判明した。そこで、他の二つのトランジスタの影響を考慮して、合計4個のトランジスタによる不良率の分布式を新たに導出したところ、一次元の分布式となるとともに、式に現れるLの値が真の値と一致することが確認された。これによって、一次元縮退モデルの妥当性が確認できた。
続いて読み出し動作における一次元縮退モデルの妥当性検証に着手したが、読み出し時の不良はデータ保持動作の不良と同時に起きることが多く、まず二つの不良を分離することが必要であることが判明した。これについては、次年度の課題として取り組む予定である。
本研究成果は、2023年度電気関係学会関西連合大会において発表した。
なお、研究に当たっては、前年度に引き続き回路シミュレータとしてHSPICE(Synopsys社製)を導入することにより、高精度の回路シミュレーションを実施した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
令和5年度は、研究の第二段階として、前年度にSRAMの書き込み動作において得られた知見を活かして、まずデータ保持動作における一次元縮退モデルの妥当性確認を行った。当初は、書き込み動作に支配的な二つのトランジスタに対して前年度と同様の考察を行い、不良の分布式を導出すればよいと考えていたが、実際に式を導出してみると、限界指標Lの値が真の値からずれており、不良率の予測精度が低いことが明らかになった。これは、データ保持動作においては最も支配的な二つのトランジスタ以外にも不良率に影響を及ぼすトランジスタが存在していることを示唆しており、これを解決するため4個のトランジスタのばらつきを考慮した新たな分布式を導出した。その結果、限界指標の精度が向上し、この式によって一次元縮退モデルの妥当性を実証することができた。
当初は読み出し動作まで含めた検証を予定していたが、当初の予想と異なった結果が出たことから考察およびシミュレーションの回数が当初予想の2倍以上となったため、読み出し動作における検証を行うことができなかった。しかし、読み出し動作とデータ保持動作における不良は、はどちらもメモリセルのデータが容易に反転することで起きる共通の不良モードであり、今年度と同様の手法で比較的容易に一次元縮退モードの妥当性を検証できると考えている。ただし、読み出し動作における不良は同時にデータ保持動作においても不良となることが多いため、二つの動作の不良を分離する必要がある。不良の分離を含めた読み出し動作における検証は次年度と課題とする。
以上のように、やや進捗の遅れはあるが、最も重要なデータ保持動作における不良率の分布式の導出方法が確立できたので、研究は概ね予定通りに進捗していると考えられる。
|
| Strategy for Future Research Activity |
令和6年度は、令和5年度の課題である読み出し動作における一次元縮退モデルの妥当性検証を行うとともに、研究の第三段階として一次元縮退モデルによる不良率推定の高精度化を行う。過去2年の研究で明らかにした一次元縮退モデルによる不良率の分布式から得られる不良率の推定値が、実際にすべてのトランジスタのばらつきを考慮した六次元モデルによる不良率と、10の-7乗以下の領域でどの程度合っているかを明らかにすることで、精度を検証する。理論的検証を主とするが、実際のMCによる検証も必要であると考えており、可能であれば1～10億回程度のMCも実行したいと考えている。実行に当たっては、過去の科研費研究で導入したワークステーションをすべて活用し、また実行シーケンスの自動化を進めることで対応する予定であるが、時間的に遂行が難しくなる場合も想定に入れて、必要に応じてImportance Sampling (IS)法などを併用することも検討する。
以上の活動により、本研究のテーマである一次元縮退モデルの妥当性を立証することができるとともに、一次元縮退モデルを活用するによって、MCの回数を劇的に削減することが可能となる。これによって、ギガビット規模の高集積SRAMの不良率の予測を設計時において容易に行うことができ、不良率の低いSRAMを設計することが可能となる。
また、研究に当たっては、令和5年度に引き続き回路シミュレータとしてHSPICE(Synopsys社製)を導入することにより、高精度の回路シミュレーションを実施する。
|
