| Project/Area Number |
22K11964
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Okayama University of Science |
|---|
Principal Investigator |
近藤 真史 岡山理科大学, 工学部, 准教授 (90590133)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2024: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2023: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
Fiscal Year 2022: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
|
|---|
| Keywords | ネットワークオンチップ / 画像処理 / ルーティング / FPGA / アクセラレータ / 医用画像処理 / 管径の計測・可視化 |
|---|
| Outline of Research at the Start |
医用画像に写る管状組織の管径は，病変の診断を行う際の重要な所見となるが，その解析には多大な時間を要している．そこで本研究では，次世代のIPコア接続技術であるNetwork on Chip(NoC)に基づいて，パケットルーティングにより管径を算出可能なアクセラレータの実現を目指す．まず，格子配置されたコアを画素に対応付け，管径の探索角度を基にパケットを管壁まで動的にルーティングし，経由したコア情報から管径を算出する．次に，これをFPGAへ実装し，最適なコア当たりの画素数やバッファ数等を検討する．そして，NoC自動生成機能を備えた解析システムを構築し，種々の画像解析を通じて有効性を明らかにする．
|
| Outline of Annual Research Achievements |
本研究課題では，管状組織を含む医用画像を対象に，ネットワークオンチップ(NoC)に基づく管径計測手法とその回路実装を目的としており，今年度はトーラス型トポロジにおける効率的なルーティング手法について検討を行った．
トーラス型は，メッシュ型と同様に上下左右の隣接するルータの接続関係に加えて，上下
左右の端が接続関係にあり，環状の迂回経路を持つ．ここで，迂回経路から転送元コアに返送されるルーティングに着目すると，その過程において「逆方向の管壁から転送元コアに至るまでの経路」をパケットが伝搬している．つまり，返送ルーティングの際に検出された管壁上のコア(以下，返送コアという)と転送元コアのアドレスを基に，それに対応する管径の一部を求めることができる．これはパケットの伝搬開始時におけるθ方向の管径算出とは整合しないが，転送元コアに返送後もその角度について伝搬を継続することで，返送コアに対応する管径を求めることができる．さらに，パケットに暫定的な探索線長を内包した上で，上述のルーティングを繰り返す過程において探索線長を最短のそれに適宜更新すれば，所望とする最短の管径上にルーティング経路が収束するものと考えられる．
以上のトポロジとルーティングアルゴリズムを模擬するパケットシミュレータを開発して性能評価を行った結果，従来のメッシュ型と同程度の管径計測精度を保ちつつ，所要クロック数，パケットの最大伝搬回数をそれぞれ半減できることが示唆された．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
当初はメッシュ型NoCに基づいた回路構成の検討を予定していたが，シミュレーション結果より環状組織像に画素(コア)にルーティングが偏り，これに対する負荷分散手法の検討が急務となったため．
|
| Strategy for Future Research Activity |
トーラス型トポロジを採用することによりルーティングの偏りの課題は解消されたため，具体的なハードウェア構成の検討，設計に着手する．特に，コアの回路面積は，扱える画像サイズやチップ実装の限界を決定づけるため，シリアル演算器などを利用した小面積なコアの設計が必要になるものと考えられる．
|
