| Project/Area Number |
22K12032
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60070:Information security-related
|
|---|
| Research Institution | Hokusei Gakuen University |
|---|
Principal Investigator |
佐藤 友暁 北星学園大学, 経済学部, 教授 (00336992)
|
|---|
| Project Period (FY) |
2022-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2025: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2024: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2023: ¥780,000 (Direct Cost: ¥600,000、Indirect Cost: ¥180,000)
Fiscal Year 2022: ¥780,000 (Direct Cost: ¥600,000、Indirect Cost: ¥180,000)
|
|---|
| Keywords | 決定木 / FPGA / 機械学習 / IPS / 情報漏洩 / CAD / 動的自動生成 / 再構成可能回路 / ウェーブパイプライン |
|---|
| Outline of Research at the Start |
本研究では我々が開発してきたApplication Specific Integrated Circuit (ASIC)と再構成可能なハードウエアであるFPGAの協調設計と回路全体のウェーブパイプライン化による動的かつ自動に構成可能な決定木によるサイバー攻撃やデータ漏洩の検知を実現する回路の開発を行います。0.18μm C-MOSテクノロジを使用し，この回路が搭載されたIPSプロセッサのチップ化を行い，動作検証を行うことで本研究の優位性を明らかにします。さらに，新たなサイバー攻撃への対応を可能にします。
|
| Outline of Annual Research Achievements |
昨年においても，日本の電子機器メーカーが日本の顧客を中心に12万件以上の個人情報が流出する事件が発生しました．これは担当者が開発環境での作業を試みた際にデータベースに障害が発生していることから発覚したものです．またその原因として，システムの誤操作および不十便な運用管理により開発環境のネットワークセキュリティの設定の一部が解除状態であったことが確認されました．このように人間がシステムの開発やシステムの運用管理を行なっている以上，ミスを100%防ぐことは困難です．このような事故が発生する際に，一つの問題であれば防ぐことが可能であるものの，複数の問題が重なったことにより事故が生じることが上記の事例のように発生します．したがって，本研究で進めている決定木を動的かつ自動的に生成することでこのような関係を高速化かつ低消費電力で検知させることを可能にすることを本研究の目的としています．この目的を実現するために，以下について取り組みを行いました．
（１）本研究と同時に進めていた新たなFPGAアーキテクチャ上に決定木回路の構築を行いました．この回路の評価を現在進めています．Application Specific Integrated Circuit (ASIC)についても回路設計を進めました．
（２）VPS（Virtual Private Server）上のサーバを用いてパケットの収集を行いました。加えて，最新の不正アクセスや情報漏洩の事例を収集し，決定木アルゴリズムに適用できることを検討しました．
（３）不正アクセスの検知に必要な機械学習アルゴリズムの検討をおこないました。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
決定木を処理するために最適な新たなFPGAアーキテクチャの提案並びに開発を行うことができたことでさらに効率的なハードウエアが実現できることになった．一方で，新型コロナの影響で出張が制限されてきたことで、成果発表や研究打ち合わせが制限されてきた。
|
| Strategy for Future Research Activity |
今後は新たなおFPGAアーキテクチャ上に動的に生成できる決定木の実装並びに複数の組み合わせで生じる問題の対処のためのアルゴリズムを構築します．
|
