| Project/Area Number |
23K03810
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 21010:Power engineering-related
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
金本 俊幾 弘前大学, 理工学研究科, 教授 (30782750)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
中澤 日出樹 弘前大学, 理工学研究科, 教授 (90344613)
|
|---|
| Project Period (FY) |
2023-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000)
Fiscal Year 2025: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
Fiscal Year 2024: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
Fiscal Year 2023: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
|
|---|
| Keywords | パワーデバイス / 半導体 / 設計技術 / 人工知能 / 最適化 |
|---|
| Outline of Research at the Start |
本研究は、対象を電力変換向けパワートランジスタ、とくにMOSとBJTの要素を同時に有するSi基板上のIGBT(Insulated Gate Bipolar Transistor)等とする。デバイス寸法やキャリア濃度などの構造パラメータに対する電気特性の振る舞いを明らかにし、所望の電気特性を実現する構造パラメータの決定手法を確立する。AI(Artificial Intelligence)に関するデータサイエンスの手法を駆使することにより、試作を重ねることなくデバイスの３次元構造を決定し、多様な要求に遅滞なく応えるデバイス構造設計技術を実現する。
|
| Outline of Annual Research Achievements |
トレンチ型 SiC MOSFET に形成される垂直 RESURF（Reduced Surface Field）構造に対し、所望のC-V特性を実現する構造最適化に繋がる、MOSのゲート総容量と入力容量の挙動を明らかにした。トレンチ型SiC MOSFETは、車載用パワーモジュールにおいて最もエネルギー効率の高いデバイスのひとつである。エネルギー効率の観点から、より高い電圧で動作させるためにRESURF 構造が導入されている。RESURF 構造に関して、最も重要な構造パラメータは、ドレインと結合するN-ドリフトドーピングを取り囲む P 型垂直RESURF領域の厚さ（以下RESURF厚）であり、その変化によるMOSのゲート総容量Cggと入力容量Cissの挙動を明らかにした。パワーMOSFETにおいて、ゲート・ソース間電圧Vgsをかけたときのゲート総容量Cgg、ドレイン・ソース間電圧Vdsをかけたときの入力容Cissは、どちらもスイッチング時の遅延を支配することから、回路モデリングおよび実設計上重要な変数となっている。
そこで、対象となるMOSFETのRESURF厚を変化させたときのCgg、Cissの挙動をTCADを用いて解析した。さらに、各バイアス電圧とRESURF厚からCgg、Cissを予測する回帰式を求め、精度検証を行った。この研究成果は、国内学会1件にて公表した。
これまでの成果を一般化し、主成分分析により各電気特性の変化に対して支配的な構造パラメータを今後明らかにしていく。なお、本研究の最終目標である所望の電気特性を実現する構造パラメータの導出方法は、前年度に明らかにしている。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の2024年度の研究実施計画では、構造パラメータから電気特性を予測する回帰分析、具体的には機械学習を用いて構造パラメータから電気特性を予測する回帰分析を行い、良好な結果を得る学習条件を明らかにし、その際、構造パラメータにはばらつきをもたせ、統計的に有意なサンプル数のデバイス解析を実行する。学習外の構造パラメータ値に対しても電気特性の十分な予測精度(自由度調整済み決定係数0.95以上)を確保できていることを検証することを予定していた。
それに対し、実際の進捗では現実のデバイスにおいて重要なRESURF構造を対象とし、最も重要な構造パラメータRESURF厚に対し、計画に沿った手順で機械学習による重回帰分析を用いてC-V特性とRESURF厚の関係を求め、目標とする予測精度を得た。別途目標としていた、主成分分析により各電気特性の変化に対して支配的な構造パラメータを明らかにすることは今後の展開となるが、昨年度のI-V特性に続き、より難度の高いC-V特性に対して機械学習を用いて構造パラメータから電気特性を予測する回帰分析を行い、良好な結果を得る学習条件を明らかにし、本研究の最終目標である所望の電気特性を実現する構造パラメータの導出に繋がる成果を得た。したがって、全体としておおむね順調と言える。
|
| Strategy for Future Research Activity |
本研究の最終目標である所望の電気特性を実現する構造パラメータの導出方法は先行して明らかにしており、今後はこれまでの成果を一般化し、主成分分析により各電気特性の変化に対して支配的な構造パラメータを明らかにしていく。並行して、トランジスタの動特性に対して最適化による構造探索を進める。そのために、さらなる文献調査や実デバイスデータの取得を進めていく。
具体的には、グラフェンを成長させるために、SiC基板や、Si基板上に形成したSiC薄膜を用い、それらに原料を導入してアニール処理を実施する。このプロセスにおいて、高品質なグラフェンを得るための最適な製造条件を検討する。さらに、グラフェンの結晶性を一層高めることを目的として、真空環境に加えて不活性ガス雰囲気下でもアニール処理を行い、使用する雰囲気ガスが結晶品質に及ぼす影響を評価する。
|
