Gate insulator deposition process for GaN-based MOS devices using mist-CVD technique

• Project/Area Number: 23K03973
• Research Category: Grant-in-Aid for Scientific Research (C)
• Allocation Type: Multi-year Fund
• Section: 一般
• Review Section: Basic Section 21060:Electron device and electronic equipment-related
• Research Institution: Kumamoto University
• Principal Investigator: 谷田部 然治 熊本大学, 半導体・デジタル研究教育機構, 准教授 (00621773)
• Co-Investigator(Kenkyū-buntansha): ASUBAR JOEL 福井大学, 学術研究院工学系部門, 准教授 (10574220) ; 中村 有水 熊本大学, 大学院先端科学研究部(工), 教授 (00381004)
• Project Period (FY): 2023-04-01 – 2026-03-31
• Project Status: Granted (Fiscal Year 2023)
• Budget Amount: ¥4,810,000 (Direct Cost: ¥3,700,000、Indirect Cost: ¥1,110,000); Fiscal Year 2025: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000); Fiscal Year 2024: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000); Fiscal Year 2023: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
• Keywords: ミストCVD / ゲート絶縁膜 / 窒化ガリウム / 界面準位密度 / 高電子移動度トランジスタ

Outline of Research at the Start

ゲート絶縁膜/半導体界面特性は金属-酸化物-半導体(MOS)トランジスタ特性に大きな影響を与える。
本研究では次世代高周波・高出力半導体デバイス材料である窒化物半導体MOSデバイス用のゲート絶縁膜堆積プロセスを低コストで酸化物薄膜が堆積可能なミスト化学気相成長(ミストCVD)法を用いて、開発・発展させる。さらにMOS界面特性を独自の詳細な解析手法により明らかにし、ゲート絶縁膜堆積プロセスにフィードバックをし、界面準位密度を極限まで低減した、低コストかつ良質な窒化物半導体MOSデバイス向けゲート絶縁膜堆積プロセス技術の確立を目的とする。