Design for Testability for Electrical Tests of Interconnects between Dies after Shipment
| Project/Area Number |
23K11039
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | The Open University of Japan |
|---|
Principal Investigator |
橋爪 正樹 放送大学, 徳島学習センター, 特任教授 (40164777)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
四柳 浩之 徳島大学, 大学院社会産業理工学研究部(理工学域), 准教授 (90304550)
|
|---|
| Project Period (FY) |
2023-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,810,000 (Direct Cost: ¥3,700,000、Indirect Cost: ¥1,110,000)
Fiscal Year 2025: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2024: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2023: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
|
|---|
| Keywords | テスト容易化設計 / ダイ間配線 / 電気検査 / フィールドテスト / 組込型検査回路 |
|---|
| Outline of Research at the Start |
次社会である「ソサイエティ５．０」ではコンピュータを代表とするディジタル回路内の配線欠陥によりその回路で作られたシステム全体が稼働停止に至る可能性がある。そのシステム停止で多大な社会的損失を生むことから回路製造時だけでなく市場へ出荷した後でもその配線の長期に亘る高い信頼性が求められている。その配線を電気的に検査する電気検査により論理信号変化が生じる前にそこに発生した欠陥を発見でき、その配線の高信頼性の実現の可能性がある。そこで本研究では回路製造時だけでなく市場への出荷後でもその配線の自動検査を可能にする電気検査法とその検査を可能にする検査用回路の開発を行いその検査能力を明らかにする。
|
| Outline of Annual Research Achievements |
次社会である「ソサイエティ５．０」ではコンピュータを代表とするディジタル回路内の配線欠陥でシステム全体が稼働停止に至る可能性がある。そのシステム停止で多大な社会的損失を生むことから回路製造時だけでなく市場への出荷後でもその配線の長期に亘る高い信頼性が求められている。その配線の電気検査でそこで発生した欠陥を論理信号変化を生じる前に発見でき、システムの高信頼性の実現の可能性がある。そこで本研究では回路製造時だけでなく市場への出荷後でもその配線の自動検査を可能にする電気検査法とその検査を可能にする検査用回路の開発を行いその検査能力を明らかにする。
令和５年度では出荷前検査だけでなく，出荷後検査をも可能にする電気検査回路とその検査制御回路の開発を行った。過去に提案済みの電気検査回路内の弛緩発振器では設計容易性を考慮し論理ゲートを使用していた。検査回路がアナログ素子でのみ構成してもライブラリ登録で設計容易となることから，アナログ素子のみで弛緩発振器を設計し出荷前検査能力を調査した。その結果，論理ゲート回路を使った場合とほぼ同じ検査能力を有することを確認し，国内学会で発表した。
検査制御回路に関する研究では，バウンダリスキャンテスト制御回路を待機状態でも信号線検査を可能にする回路を開発して検査可能を確認し，国内学会で発表した。
チップレットを３次元に積み上げ製造する３次元積層ICの開発が注目を浴びてきたことから，そのIC内外の配線検査が解決すべき課題となっている。そのため令和５年度は３次元積層メモリICでの配線部の電気検査法とそのための検査入力を開発し，国際会議で発表した。またそのICではより回路規模の小さい検査回路が求められることから本研究者らが提案済みのオフセットキャンセル型比較器を用いた電気検査回路の検査時温度変化時の検査能力評価を行い国内学会で発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初予定していた研究計画に従って研究を進めており，その研究成果は学会発表までには至っていないが研究成果は出始めている。
その研究を進める中で日本においても３次元積層IC開発が加速し，本研究のそれへの対応が求められるようになってきた。そのため今まで開発してきた電気検査回路だけでなく，小規模回路で作れるオフセットキャンセル型比較器を用いた検査回路に関する研究も開始し，それも含めたダイ間配線の電気検査能力を本研究で調査した。
検査制御回路開発においても今までバウンダリスキャンテスト回路を流用してきたが，待機状態で特定の信号線のみの電気検査を可能にする検査制御回路の開発を開始した。
このように当初予定していた研究の成果は出始めており，また今後もその研究を進めながら新たな取り組みも開始しており，本研究はおおむね順調に進んでいる。
|
| Strategy for Future Research Activity |
過去に開発したディジタル論理ゲート回路を流用した弛緩発振器を用いた電気検査回路を用いてダイ間配線の電気検査に関する研究を進めるが，本年度開発したアナログ素子のみで開発した弛緩発振器を用いた電気検査回路でもほぼ同等の検査能力を有することから，この２種類の弛緩発振器を研究対象として研究を進める。また本研究者らは弛緩発振器以外にディジタルコンパレータを用いた電気検査回路も開発しており，検査回路の小型化が可能なのでその電気検査回路も研究対象に加え研究を進める予定である。
検査制御回路についてはバウンダリスキャンテスト回路を流用して上記の電気検査回路を用いて出荷前・出荷後電気検査が可能であることは確認できたので，バウンダリスキャンテスト回路を流用せずにそれらの電気検査を可能とする検査制御回路を開発する。可能なら今年度行うIC試作でその回路を実装し，実験で検査可能性を確認する。
|
Report
(1 results)
Research Products
(6 results)
