科学研究費助成事業

平成 30 年

研究成果報告書



研究成果の概要(和文):積層型画素を有するイメージセンサー素子の実現可能性を明らかにするために、吸入ペクトル・分光感度特性を基にSiの光学フィルタとしての特性を評価した。その結果、色再現の際の色の分 吸収 離、ホワイトバランス向上のためには、積層型画素の積層数をできるだけ増やした方が良いことが分かった。積 層型画素を有するイメージセンサー素子では、反射防止膜の最適化が重要であることも分かった。多層積層型イ メージセンサー素子の光学フィルタとしての機能を中心に、3次元積層型イメージセンサーLSIとしての特性を評 価するために、多層Siフィルタを搭載した3次元積層型イメージセンサーLSIを試作し、動作させることに成功し た。

研究成果の概要(英文): A new 3D stacked image sensor LSI with multiply stacked photodiode layers has been proposed. In this 3D stacked image sensor LSI, Si photodiode layers act as image sensor and optical filter. Therefore we did not need conventional color filters. It was revealed that a higher quality image can be obtained in this 3D stacked image sensor LSI by increasing the number of Si photodiode layers and carefully designing the anti-reflection layers. A 3D stacked image sensor LSI with Si four-layered optical filter has been fabricated where Si four-layered optical filter was bonded onto a 3D stacked CMOS image sensor. CMOs image sensor chip, analog CDS chip and ADC chip were bonded using non-conductive film in the 3D stacked CMOS image sensor after thinning down to 50um and each layer was electrically connected by TSVs and metal microbumps. We could obtain the color image and infrared image in this 3D stacked image sensor LSI.

研究分野: 集積回路工学

キーワード:電子デバイス・機器 先端機能デバイス 半導体物性 システムオンチップ スマートセンサ情報シス

1. 研究開始当初の背景

研究代表者は LSI そのものを三次元積層化する新しい 三次元集積化技術を世界に先駆けて提案している。この 三次元集積化技術は、Si貫通配線(TSV)を埋め込んだLSI ウェハを多層に積層して三次元化する技術である。1999 年に、Si 貫通配線(TSV)を有する三次元積層型イメジセ ンサーチップの試作に初めて成功した後、2000年~2002 年にかけて三次元積層型メモリ、三次元積層型人工網膜 チップ、三次元積層型マイクロプロセッサの試作に成功 している。2005年頃から、TSVを用いた三次元集積化技 術の重要性が認識されるようになって、世界中で研究開 発が行われるようになっている。このような三次元集積 化という新しい集積回路技術が開発されたことで、集積 回路はより高機能化、高知能化、低電力化へと向かって 新しい段階に進みつつある。このような状況の中で、こ れまでの研究代表者の研究実績をもとにこれまでにない 新しい機能を有するイメージセンサーの可能性を目指し て研究を開始した。

2. 研究の目的

視覚センサーの高知能化を目指して、従来の平面型構 造イメージセンサーでは実現できない新しい機能を有す る積層型立体画像センサーLSI を開発する。この積層型 立体画像センサーLSI では、従来の可視光による静止画 や動画だけでは認識できない事象や物体を認識できるよ うにするため、高フレーム・レート化や取得スペクトラ ムの拡大、距離画像や赤外画像の取得を可能とする。こ の積層型立体画像センサーLSI は多層構造のイメージセ ンサーと信号処理回路を積層した積層構造となっている。 イメージセンサー部分は単結晶 Si の光吸収特性を利用し たカラーフィルタなしの積層画素構造となっており、可 視光と赤外光を同時に検知できる。赤外光を検知する赤 外イメージセンサーは距離画像を取得する距離画像セン サーとして働く。このような構成の積層型立体画像セン サーLSIを2個配置してステレオ画像を取得し、カラー 立体画像の生成を可能とする。

研究の方法

ハイブリッド直接接合技術を基盤とした三次元ヘテロ 集積化技術を開発して、積層型画素構造を有するイメー ジセンサーとアナログ回路/ADC 積層チップを積層した 積層型立体画像センサーLSI を試作する。本研究で試作 する三次元積層型イメージセンサーLSI は図1に示すよ うに、赤外センサー層上に、赤色センサー層、緑色セン サー層、青色センサー層が積層された構造となっており、 赤外センサーウェハ上にセンサーウェハを Face-to-Face で接合し、機械研磨、CMP、プラズマエッチ/ケミカルエ ッチを用いてセンサーウェハを薄層化することによって 作製する。図2に示すように、各センサー層の出力はSi 貫通の垂直方向配線である TSV によってアナログ回路 層へと伝達される。赤外センサーに関してはSiフォトダ イオードと Ge フォトダイオードの2 種類の赤外センサ ーダイオードについて検討する。より短い波長の赤外線 センサーにSiフォトダイオードを、より長い波長の赤外 線センサーに Ge フォトダイオードを用いる。以上のよう な積層型立体画像センサーLSI を試作するために、ハイ ブリッド直接接合技術を基盤とした三次元ヘテロ集積化 技術を開発する。赤外センサーウェハと赤色センサーウ ェハを Face-to-Face で接合し、機械研磨、CMP、プラズ マエッチ/ケミカルエッチを用いて赤色センサーウェハを 薄化する。赤外センサーウェハと赤色センサーウェハの Face-to-Face 接合にはハイブリッド直接接合技術を用い

る。赤色センサ ーウェハを薄化 した後、赤色セ ンサー裏面から Back-Via 方式で TSV を形成し、 その上に再配線 と金属マイクロ バンプ電極を形 成する。その後、 同様な方法によ り、赤色センサ 一層上に緑色セ ンサー層、青色 センサー層を積 サーを支持基板 に張り合わせて 赤外センサーウ ェハを30~50 u m にまで裏面か ら薄化する。薄 化した後、裏面



センサーとアナログ回路/ADC 積層チップの積層

からTSV、再配線、金属マイクロバンプ電極を形成して 積層型画素有するイメージセンサーを作製する。図3に 示すように、積層型多層イメージセンサーの下に挿入す るアナログ回路層/ADC 回路層からなる積層チップに関 しても、三次元集積化技術を用いて作製する。以上のよ うにして作製した積層型画素有するイメージセンサーと アナログ回路/ADC 積層チップを積層することによって、 積層型立体画像センサーLSI を作製する。

4. 研究成果

積層型画素を有するイメージセンサー素子の実現可能 性を明らかにするために、単結晶 Si の光透過率や吸収ス ペクトル・分光感度特性を計算し、Si のカラーフィルタ 特性を評価した。その結果、上層の可視光センサー層に 近赤外光が無視できない量吸収されることが判明し、色 再現の際の色の分離、ホワイトバランス向上のためには、 表1に示すように、積層型画素の積層数をできるだけ増 やした方が良いことが分かった。そこで、本研究では、 この結果に基づき、可視光センサー層と赤外センサー層 の間に近赤外センサー層を設けることとした。また、図4 に示すように、積層型画素を有するイメージセンサー素 子では、積層界面での反射によって多層膜干渉が発生し、 波長特性が乱れるため、反射防止膜を形成する必要があ ることも分かった。図5に示すように、積層型画素のSi 層の表面および裏面に反射防止膜を挿入することで、Si-絶縁膜界面の反射をかなり抑えることができることがわ かった。このような多層積層型イメージセンサーLSI を実 際に試作するために、それに必要な要素技術の検討を行 った。積層型画素を有するイメージセンサー素子を作製 するために、可視光と赤外光を検出するためのSi フォト

表1光源:D65を用いた色再現の評価結果

	3層積層 イメージセンサ	4層積層 イメージセンサ	6層積層 イメージセンサ
平均色差	6.498818	3.798622	1.809846
色差分散	13.34475	1.482861	1.402656
最大色差	12.28588	5.385206	3.954026



図5多層積層イメージセンサー(3層反射防止膜有)の

Annhaliter

波長 λ [nm] (入射角=0")

反射・透過特性

Ge (n=5.48, t>=5.0um

層構造

3番万時防ト購の

ダイオードの作製を行った。 作製した Si フォトダイオー ドの光応答スペクトラムを図6に示す。図から明らかな ように、波長 1um 以下であれば、Si は赤外光をもある程 度検知できるので、多層積層型イメージセンサー素子の 各イメージセンサー素子をすべてSi で作製することをま ず考えた。長波長側の赤外光に対する感度が不足する場 合に備えてGeフォトダイオードの検討も行った。Geフォ トダイオードを使用する場合でも、Ge フォトダイオード はSi上に搭載する必要があるので、マイクロボンディン 技術を使って寸法 10um×20um の Ge フォトダイオードを Si上に搭載することに成功した。このようなGeフォトダ イオードで比較的良好な赤外応答特性が得られたが、Ge フォトダイオードの厚さを50um以下に薄くすることが難 しかったため、多層積層型イメージセンサー素子の赤外 光センサーとして用いることはできなかった。そこで、 多層積層型イメージセンサー素子を全てSi フォトダイオ





図8 無電解メッキ微細金属電極を用いた ハイブリッドボンディング

ードで実現することを考えて、フォトダイオードアレイ を形成したウェハを直接接合するための接合技術 と、接 合したウェハを20μm以下にまで薄化する薄化技術(CMP) の検討を行った。接合技術としては、Si チップまたはウ ェハをSi酸化膜を介して直接接合し、そのあとTSVを形 成する方式と、絶縁膜と微細電極を同時に接合するハイ ブリッド接合方式の両方を検討した。直接接合に関して は、図7に示すように、熱酸化膜(Th.)に比べて膜質が 劣るプラズマ酸化膜(PE)を用いても、N2 プラズマによ る表面活性化処理とH2処理により大きな結合強度を達成 できることが分かった。また、回路を搭載したイメージ センサー層の接合にはハイブリット接合が必要となるが、 図 8 に示すような無電解メッキ微細金属電極と極薄 NCF 膜(Non-Conductive Film)を用いたハイブリッド接合に より良好に接合できることが分かった。しかし、このよ うにして接合したイメージセンサーチップを10um以下に 薄化すると機械的応力の影響で、フォトダイオードの特 性が劣化することが分かった。このような劣化を防ぐた めには、機械的な応力がかからないようなSi チップの薄 化技術が必要となるが、研究期間内でそのような技術を 確立することが難しかったため、薄化Si フォトダイオー ドから成る多層積層型イメージセンサー素子の作製は断 念せざるを得なかった。そこで、視点を変えて、本研究 の中では、このような多層積層型イメージセンサー素子 を Si を使った多層の光学フィルタとして捉え、このよう な多層フィルタを搭載した3次元積層型イメージセンサ ーLSI を作製してその特性を評価することとした。元々の 提案である多層積層型イメージセンサー素子を搭載した 3次元積層型イメージセンサーLSIでは、多層積層型イメ ージセンサー素子は光を検出するイメージセンサーの機 能と、入射光の波長を選別するフィルタの機能を持って いた。イメージセンサーとしての機能は、Si 薄化の際の 機械的応力の影響を取り除くことができれば、良好な光 応答特性が得られると考えられるが、Si の多層フィルタ の機能についてはこれまであまり調べられていない。そ こで、本研究では多層積層型イメージセンサー素子の光 学フィルタとしての機能を中心に、3次元積層型イメージ センサーLSI としての特性を評価することを重点として 研究を行った。そのための3次元積層型イメージセンサ ーLSI の構造を図9に示す。Si 多層フィルタはSi ウェハ

をガラス支持基板 に張り合わせた後、 薄化するという工 程を繰り返して作 製した。Siフィル タは青色カットフ ィルタ(Si1層)、図9多層構造Si 青色+緑色カット フィルタ(Si2層)、ンサーの断面図



図9多層構造Siカラーフィルタを 搭載した3次元積層型イメージセンサーの断面図

青色+緑色+赤色カットフィルタ(Si3層)、青色+緑色+ 赤色+近赤外カットフィルタ(Si4層)の4種類作製した。 これらのフィルタを通過してきた光信号を 3 次元積層型 イメージセンサーLSIの CMOS イメージセンサーで検出し、 多層積層型イメージセンサー素子の光学フィルタ特性を 評価する。 以上のような Si 多層フィルタをチップ状にし て CMOS イメージセンサーチップ、アナログ CDS チップ、 ADC チップに張り合わせて 3 次元積層型イメージセンサ ーLSI を作製した。CMOS イメージセンサーチップ、アナ ログ CDS チップ、ADC チップの簡略化された回路を図 10 に示す。図 11 は実際に作製した CMOS イメージセンサー チップ、アナログ CDS チップ、ADC チップのチップ写真で このような CMOS イメージセンサーチップ、アナロ ある。こ グ CDS チップ、ADC チップをそれぞれ 50um まで薄化した 後、裏面から TSV を形成してマイクロバンプ電極を介し て積層し、3次元積層型イメージセンサーLSIを作製した。 試作した3次元積層型イメージセンサーLSIのSEM断面観 察写真を図 12 に示す。上下のチップが TSV、マイクロバ ンプを介して良好に接合されていることがわかる。この ようにして試作した 3 次元積層型イメージセンサーLSI の光応答特性を評価した。図 13(a)は、CMOS イメージセ ンサーチップ上に問際した青色カットフィルタによる青 色カット特性と緑色通過特性を評価した結果である。青 色に対しては応答は無視できるほどであったが、波長 560nm の緑色に相当する光信号には敏感に応答して良好 な応答特性が得られている。同様に、図 13(b)は、青色+ 緑色カットフィルタを通過してきた波長 750nm の赤色に 相当する光に対する応答特性であるが、良好な応答特性 が得られている。更に、青色+緑色+赤色カットフィルタ を通過してきた波長 800nm の近赤外光対する応答特性を 図13(c)に示す。光源の光量が低下していることもあって、



<u>アナログチップ</u> 図 12 試作した 3 次元積層型イメージセンサーの SEM 断面観察写真



図 13 試作した 3 次元積層型イメージセンサーからの 画素出力波形

応答感度が低下しているが、正常な光応答特性が得られ ている。図13(d)は、青色+緑色+赤色+近赤外カットフィ ルタを通過してきた波長 900nm の赤外光に対する応答特 性である。光源の光量が低下していることと、多層フィ ルタを通過してきて光量が落ちていることから、光応答 感度が更に低下しているが、露光時間を延ばすことによ って良好な光応答特性が得られていることから、赤外セ ンサーとしても十分機能することが確認された。

次に、ToF 型の距離画像センサーの評価を行った。当 初は、ToF 型の距離画像センサーの光パルス検出素子と してアバランシェフォトダイオードを使用することを考 えていたが、赤外画像用センサーに用いるフォトダイオ ードと同一のプロセスで作製することが難しかったこと から、通常の赤外画像用センサー用フォトダイオードを 用いた ToF 型の距離画像センサー・ピクセル回路につい て検討した。また、ToF 型の距離画像センサーの評価環 境が整っていなかったため実チップでの評価に先立って、 回路シミュレーションにより評価した。回路シミュレー ションにより得られた ToF 型の距離画像センサーの動作 波形を図14に示す。応答速度が少し遅いので近距離の距 離情報は得られにくいが、動作波形から ToF 型の距離画 像センサーとして動作することが分かった。試作チップ による評価は今回間に合わなかったが、評価環境が整い 次第評価したいと考えている。回路シミュレーションに より得られた距離情報を使って、立体画像を出力するソ フトウェアも作成した。結果の一例を図15に示す。

本研究においては、 積イメージセンサー素 子を搭載した3次元 積一LSIを完全の基本 かーにSIを完全の基本 かの作をたびで基め の3次元 すること はでの基め の3次元 サーLSIの 試 権検証は出来たと考 えている。



図 14 ToF 型の距離画像センサ の動作波形



図 15 ToF 型距離画像センサー出力から得られた立体画像

5. 主な発表論文等

〔雑誌論文〕(計 8 件)

①菅原 陽平, <u>木野 久志</u>, 福島 誉史, <u>田中 徹</u>, "マルチ ウェル構造 TSV を用いた TSV 側壁界面評価方法の開 発,"電子情報通信学会論文誌 C, 査読有, J101-C, No.2, 2018, pp.58-65, DOI: 無

⁽²⁾Takafumi Fukushima, Akihiro Noriki, <u>Jichoel Bea</u>, Mariappan Murugesan, Hisashi Kino, Koji Kiyoyama, Kang-Wook Lee, Tetsu Tanaka, and Mitsumasa "3-D Sidewall Interconnect Formation Koyanagi, Climbing Over Self-Assembled KGDs for Large-Area Heterogeneous Integration", 查読有, IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol. pp.2912 -2017. 2918,DOI: 10.1109/ 64. TED.2017.2705562

③Hideto Hashiguchi, Takafumi Fukushima, <u>Hiroyuki</u> <u>Hashimoto</u>, Ji-Cheol Bea, Mariappan Murugesan, <u>Hisashi Kino, Tetsu Tanaka</u>, and <u>Mitsumasa Koyanagi</u>, "Self-Assembly and Electrostatic Carrier Technology for Via-Last TSV Formation Using Transfer Stacking-Based Chip-to-Wafer 3-D Integration", IEEE TRANSACTIONS ON ELECTRON DEVICES, 查読 有, Vol. 64, 2017, pp.5065 - 5062, DOI: 10.1109/ TED.2017.2767598

(4) Takafumi Fukushima, Hideto Hashiguchi, Hiroshi Yonekura, Hisashi Kino, Mariappan Murugesan, Ji-Chel Bea, Kang-Wook Lee , Tetsu Tanaka and " Oxide-Oxide Mitsumasa Koyanagi, Thermocompression Direct Bonding Technologies with Capillary Self-Assembly for Multichip-to-Wafer 3D System Heterogeneous Integration. Micromachines. 查 読 有 , vol.7, No.10, 2016, pp.184-1-184-18, DOI:10.3390/mi7100184

⑤ T. Fukushima, K.W. Lee, <u>T. Tanaka</u>, and <u>M. Koyanagi</u>, "Self-Assembly Based Multichip-to-Wafer Bonding Technologies for 3D/Hetero Integration,"

ECS Transactions, 査読有, vol.75, No.9, 2016, pp.285-290, DOI: 10.1149/07509.0285ecst

⑥Yuka Ito, Takafumi Fukushima, Kang-Wook Lee, Koji Choki, <u>Tetsu Tanaka</u>, and <u>Mitsumasa Koyanagi</u>, "Impact of Chip-Edge Structures on Alignment Accuracies of Self-Assembled Dies for Microelectronic System Integration", IEEE Journal of Microelectromechanical Systems, 査読有, vol.25, No.1, 2016, pp.91-100, DOI: 10.1109/JMEMS.2015.2480787

⑦K-W. Lee, J-C Bea, T. Fukushima, S. Ramalingam, X. Wu, <u>T. Tanaka</u>, <u>M. Koyanagi</u>, "Novel hybrid bonding technology using ultra-high density Cu nano-pillar (CNP) for exascale 2.5D/3D integration," IEEE

Electron Device Letters, 査読有, vol. 37, No.1, 2016, pp. 81-83, DOI: 10.1109/LED.2015.2502584

⑧<u>Mitsumasa Koyanagi</u>, "Recent Progress in 3D Integration Technology", IEICE Electronics Express, 査読無, vol.12, 2015, pp.1-17, DOI: 10.1587/elex. 12.20152001

〔学会発表〕 (計 20件)

① <u>Mitsumasa Koyanagi</u>, "New 2.5/3D Assembly Based on Micro-scale Assembly (招待講演)," 3D Architectures for Heterogeneous Integration and Packaging (3D-ASIP2017), 2017.jpg2017年12月7日, 米国, サンフランシスコ

② <u>Mitsumasa Koyanagi</u>, "Novel 3D/2.5D Heterogeneous Integration Technologies for IoT and AI Era (招待講演)," International Conference on Advanced Materials (IUMRS-ICA 2017), 2017 年 11 月 7 日, 台湾, 台北

③<u>Mitsumasa Koyanagi</u>, "Challenges and Benefits of 3D Stacked IC Packages (招待講演)," Cooling Technology Workshop (CTW2017), 2017年11月2日, 横浜

(4) Miao Xiong, Yangyang Yan, Yingtao Ding, <u>Hisashi</u> <u>Kino</u>, Takafumi Fukushima, <u>Tetsu Tanaka</u>,

"Characterization of Cu-TSVs Fabricated by a New All-Wet Process," International Conference on Solid State Devices and Materials (SSDM2017), 2017年9月 22日, 仙台

⑤<u>Mitsumasa Koyanagi</u>, "Heterogeneous 3D/2.5D Integration toward IoT and AI era (招待講演)," Symposium in VLSI Technology (Short Course), 2017 年6月5日, 京都

⁽⁶⁾M. Murugesan, T. Fukushima and <u>M. Koyanagi</u>, "Temporary Bonding and De-bonding for Multichip-to-Wafer 3D Integration Process Using Spin-on Glass and Hydrogenated Amorphous Si,"

Proceedings of Electronic Components and Technology Conference, pp.1237-1242, 2017年6月2日, 米国, オー ランド

⑦<u>Tetsu Tanaka</u>, "3D-IC Technology and Reliability Challenges (招待講演)," International Workshop on Junction Technology (IWJT2017), 2017 年 6 月 1 日, 京 都

<u>BHisashi Kino</u>, Takafumi Fukushima, <u>Tetsu Tanaka</u>,

"Remarkable Suppression of Local Stress in 3D IC by Manganese Nitride-Based Filler with Large Negative CTE," Proceedings of Electronic Components and Technology Conference, pp.1523-1528, 2017年5月29 日,米国, オーランド

(9)<u>Hisashi Kino</u>, Masataka Tashiro, Yohei Sugawara, Seiya Tanikawa, Takafumi Fukushima, and <u>Tetsu</u> <u>Tanaka</u>, "Minimized Hysteresis and Low Parasitic Capacitance TSV with PBO (Polybenzoxazole) Liner to Achieve Ultra-High-Speed Data Transmission,"

Proceedings IEEE International Interconnect Technology Conference (IITC 2017), 2017年5月16日, 台湾,新竹

^(II) Kangwook. Lee, Ai Nakamura, <u>Jicheol Bea</u>, Takafumi Fukushima, Suresh Ramalingam, Xin Wu, <u>Tanaka Tanaka</u>, and <u>Mitsumasa Koyanagi</u>, "Nano-scale Cu direct bonding using ultra-high density Cu nano-pillar (CNP) for high yield exascale 2.5/3D integration applications," Technical Digest of IEEE International 3D System Integration Conference (3DIC), 2016年11月9-11日, 米国, サンフランシスコ. ① Murugesan Mariappan, <u>JiChel Bea</u>, Takafumi Fukushima, Makoto Motoyoshi, <u>Tetsu Tanaka</u> and <u>Mitsumasa Koyanagi</u>, "Improving the Integrity of Ti Barrier Layer in Cu-TSVs Through Self-Formed TiSix for Via-Last TSV Technology," Technical Digest of IEEE International 3D System Integration Conference (3DIC), 2016年11月9-11日, 米国, サンフランシスコ. ② K.W. Lee, C.Nagai, <u>J.C. Bea</u>, T. Fukushima, R. Suresh, and X. Wu, <u>T. Tanaka</u>, and <u>M. Koyanagi</u>,

"Novel W2W/C2W hybrid bonding technology with high stacking yield using ultra- fine size, ultra-high density Cu nano-pillar (CNP) for exascale 2.5D/3D integration," IEEE 66th Electronic Components and Technology Conference (ECTC), pp. 350-355, 2016年5 月 31日-6月3日, 米国, ラスベガス

13 T. Fukushima, H. Hashiguchi, <u>H. Kino</u>, M. Murugesan, J. Bea, <u>H. Hashimoto</u>, K. Lee, <u>T. Tanaka</u> and <u>M. Koyanagi</u>, "Transfer and Non-Transfer 3D Stacking Technologies Based on Multichip-to-Wafer Self-Assembly and Direct Bonding," IEEE 66th Electronic Components and Technology Conference (ECTC), pp. 289-294, 2016年5月31日-6月3日, 米国, ラスベガス

(4) <u>M. Koyanagi</u>, K.W. Lee, T. Fukushima, and <u>T. Tanaka</u>, "New Multichip-to-Wafer 3D Integration Technology Using Self-Assembly and Cu Nano-Pillar Hybrid Bonding (招待講演)," IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT2016), 2016年10月25-28日,中国, 杭州

IBK-W. Lee, <u>J-C Bea</u>, T. Fukushima, S. Ramalingam, X. Wu, <u>T. Tanaka</u>, <u>M. Koyanagi</u>, "Novel reconfigured wafer-to-wafer (W2W) hybrid bonding technology using ultra-high density nano-Cu filaments for exascale 2.5D/3D integration," IEEE International Electron Devices Meeting (IEDM), pp. 185 - 188, 2015 年 12 月 7-9 日, 米国, ワシントン D.C.

IB Hideto Hashiguchi, Takafumi Fukushima, Mariappan Murugesan, <u>Hisashi Kino</u>, Kang-Wook Lee, <u>Tetsu Tanaka</u>, <u>Mitsumasa Koyanagi</u>, "Plasma Activated Chip-to-Wafer Direct Bonding Technology for Self-Assembly Based 3D Integration," IEEE 65th Electronic Components and Technology Conference (ECTC), pp.1458 - 1463, 2015年5月26-29日, 米国, サンジェゴ

①<u>小柳光正</u>, "3 次元リコンフィギャラブル LSI による並列情報処理技術(招待講演)," 電子情報通信学会ソサイエティ大会, 2015 年 9 月 10 日, 仙台

18 Kangwook Lee, Takafumi Fukushima, Tetsu <u>Mitsumasa</u> 3D Tanaka and Koyanagi, Hetero-integration Technology for Innovative Convergence Systems (招待講演)," IEEE EDAPS (Electrical Design of Advanced Packaging & Systems) Symposium 2015, 2015 年 12 月 14-16 日, 韓国, ソウル 19<u>M. Koyanagi</u>, "3D-LSI System Module for Future Vehicle Automatic Driving Fabricated by Heterogeneous 3D Integration Technology (招待講演)," CMOS Emerging Technology Symp. (CMOSETR 2015), 2015年5月21日, カナダ, バンクーバー

⑩<u>M. Koyanagi</u>, "3D LSI and Nanotehnology for IOT (招待講演)," International Nanotechnology Conference on Communication and Cooperation (INC11), 2015年5 月 11 日, 福岡

〔図書〕(計3件)

①<u>M. Koyanagi</u>, T. Fukushima, <u>T. Tanaka</u>, CRC Press, 3D Integration in VLSI Circuits, Implementation Technologies and Applications, 2018, 217

②<u>木野久志</u>, <u>田中徹</u>, シーエムシー出版, 新材料・新素材 シリーズ, 熱膨張制御材料の開発と応用, 2018.1.25, 205 (pp.161-174)

③ Kang-Wook Lee, <u>M. Koyanagi</u>, Springer, Three Dimensional Integration of Semiconductors Processing Materials and Applications, "TSV Characteristics and Reliability: Impact of 3D Integration Processes on Device Reliability," 2015.12.16, 408 (pp.201-233)

〔産業財産権〕 ○出願状況(計1件)

名称:半導体デバイスおよび半導体デバイスの製造方法

発明者:<u>小柳 光正</u>、福島 誉史、<u>田中 徹</u>、李 康旭 権利者:東北大学、(株)富士フィルム

種類:特許

番号: 特願 2015-236591

出願年月日:平成27年12月3日

国内外の別: 国内

○取得状況(計0件)

[その他]

三次元スーパーチップLSI 試作拠点
Global Integration Initiative (GINTI)
ホームページ http//www.ginti.niche.tohoku.ac.jp
新聞報道等

 ①2015年5月28日:3次元LSI 増産-3年後20倍-自動運転車にらむ(日経産業新聞)

6. 研究組織

(1)研究代表者

小柳 光正 (Koyanagi, Mitsumasa)

東北大学・未来科学技術共同研究センター・名誉教授

研究者番号:60205531 (2)研究分担者

・田中 徹 (Tanaka, Testu)
東北大学・大学院医工学研究科・教授
研究者番号: 40417382

・木野 久志 (Kino Hisashi)
東北大学・学際科学フロンティア研究所・助教
研究者番号: 10633406

・ 裵 志哲 (Bea Ji-Chel)
東北大学・未来科学技術共同研究センター・助教
研究者番号: 40509874

・清山 浩司(Kiyoyama, Kouji)
長崎総合科学大学・工学部・准教授
研究者番号:60412722

・橋本 宏之(Hashimoto Hiroyuki)
東北大学・未来科学技術共同研究センター・
産学官連携研究員
研究者番号: 80589432