科学研究費助成事業

亚成 20 年 6 日 6 日祖左

研究成果報告書

	十成	30	4	٥Η	6	口現住
機関番号: 3 2 6 1 2						
研究種目: 基盤研究(B)(一般)						
研究期間: 2015~2017						
課題番号: 1 5 H 0 3 9 9 7						
研究課題名(和文)熱輸送特性と不純物特性の制御による高性能Siナノ細線	トラン	ジスク	すの設	計指針の	確立	
研究課題名(英文)Design Guideline for High-Performance Si Nano-wire Thermal and Impurity Properties	e Trans	istor	by O	ptimizat	ion c	of
研究代表者						
内田 建(Uchida, Ken)						
慶應義塾大学・理工学部(矢上)・教授						

交付決定額(研究期間全体):(直接経費) 12,900,000円

研究成果の概要(和文):ナノ構造半導体において,サイズ縮小に伴いドナー不純物のイオン化エネルギーが大きくなることを明らかにした.Siナノシートにおいては,実験的にイオン化エネルギーの増大と臨界不純物濃度の高濃度化を確認しモデル化することに成功した.Siナノワイヤーにおいては,不純物準位を計算によって求めるだけでなく,不純物がナノワイヤ周辺にあるほど,Siナノ細線トンネルトランジスタの性能が向上することを明らかにした.また,原子層堆積法で成膜したアルミナ薄膜の熱伝導率を高精度で測定した.アニールを施すことにより,堆積直後よりも熱伝導率が倍程度良くなることが明らかになった.今後,この熱的知見をデバイス設計に展開していく.

研究成果の概要(英文): The properties of shallow impurities in nanoscale semiconductors were thoroughly evaluated and it is demonstrated that the ionization energy of shallow impurities is larger as the size of nanoscale semiconductors shrinks. In Si nanosheet, the enhancement of ionization energy and an increase in critical doping concentration were experimentally confirmed. In Si nanowire, the impurity level was numerically obtained. Furthermore, the characteristics of Si nanowire tunneling FETs were investigated with respect to the radial impurity position dependence. In addition, thermal conductivity of Al203 deposited by atomic-layer deposition technique was studied. It is shown that the thermal conductivity is enhanced by thermal annealing. The information of the thermal conductivity will be used to further enhance the performance of Si nanowire transistors.

研究分野:電子デバイス

キーワード:ナノ構造 不純物 イオン化エネルギー 量子効果 誘電率 熱伝導率測定

1.研究開始当初の背景

研究の開始当初, 立体構造 MOS トランジ スタが実用化され,チャネル部のシリコン寸 法が 10nm を切りつつあり, チャネル部のさ らなる狭窄化が予測されていた.また,ナノ 半導体中で孤立したドナーやアクセプター などの浅い不純物のイオン化エネルギーが 大きくなることは理論的・実験的に示されて いたが,不純物濃度が高濃度の場合のイオン 化エネルギーの挙動については全く明らか になっていなかった.また,原子層堆積 (Atomic Layer Deposition)法で成膜された高 誘電率絶縁膜であるアルミナ(Al₂O3)の熱伝 導率については,ほとんど調べられておらず, ナノデバイスの熱設計を十分に行える状況 ではなかった.このように,ナノ半導体中で の浅い不純物の振る舞い(特に高濃度領域に おける振る舞い)やナノ絶縁膜材料の熱特性 については未解明な点が多くく,これらの理 解に基づいたナノスケール細線トランジス タの設計指針についても確立されたものは 無かった.

2.研究の目的

上記の背景のもと、ナノスケールSi におけ る不純物特性と熱輸送特性を以下の6つの観 点・項目について実験的・理論的に検証し、 ナノスケールSi 細線トランジスタの設計指 針を確立することを目的とした.(1)Si ナノ シート中の不純物特性(イオン化エネルギー および濃度)の評価技術,(2)Si ナノシート 中不純物のイオン化エネルギーの不純物依 存性モデル化,(3)Si ナノワイヤ中の不純物 特性の計算技術,(4)Si ナノワイヤ・トラン ジスタの電気特性の不純物濃度・不純物位置 との関係(5)ALD法で堆積したAl₂O₃薄膜の 熱伝導率高精度評価技術.

3.研究の方法

(1) Si ナノシート中の不純物特性評価技術

まず,Siナノシート中の不純物特性評価の ためには良質なSiナノシートに幅広い濃度 の不純物をドーピングすることが必要であ る.このために,Siシートを酸化し酸化膜厚 を調整することでSiシートの膜厚を調整す る方法を用いた.また,不純物のドーピング は,Siシートが多結晶化することを避けるた めにSiが厚膜の時に行った.Siナノシートを チャネルとするトランジスタ(図1)を作製 し,Siナノシート中のキャリア濃度を容量-



図 1:作製した Si ナノシートトランジスタの模 式図(a)と断面 TEM 写真. 電圧特性から求め,キャリア濃度の温度依存 性を取得し,イオン化エネルギーと不純物濃 度を抽出した.

(2) Si ナノシート中不純物のイオン化エネル ギーの不純物依存性モデル化

はじめに,孤立した不純物のイオン化エネ ルギー(E_D^0)を計算によって求めた.さらに, Siナノフィルム中の不純物濃度(N_D)とイオ ン化エネルギー(E_D)の実験データから,臨 界不純物濃度をフィッティングパラメータ として求め,臨界不純物濃度のSiナノフィル ム膜厚依存性を得た.

(3) Si ナノワイヤ中の不純物特性の計算技術 Si ナノワイヤ中の不純物特性は,断面が 2.2nm×2.2nmで長さが10nmのSiナノワイヤ を準備し,このナノワイヤ中に1~3 個の不 純物を配置した系に対して計算した.計算は 非平衡グリーン関数法でソース電極からド レイン電極への透過率を計算した.不純物の 個数を固定し,位置をランダムに配置して透 過率の平均値を求めることで,各濃度のナノ

ワイヤのバンドプロファイル (特にバンド端 における不純物の影響)を調べた. (4) Si ナノワイヤ・トランジスタの電気特性

の不純物濃度・不純物位置との関係 上述の(3)の方法をトンネルトランジスタ 特性の計算に拡張した.具体的には、ソース 端においてバンドプロファイルが指数関数 的に変化することを仮定し、バンド間のトン ネル確率を WKB 法で計算した.

(5) ALD 法で堆積した Al₂O₃ 薄膜の熱伝導率高精度評価技術

アルミナ膜は ALD 法で堆積し,アニール 前後の膜厚・誘電率・空隙率を分光エリプソ メトリー法で評価した.さらに,X線反射率 法(X-Ray Reflectivity: XRR)で重量密度,透 過型電子顕微鏡(Transmission Electron Microscopy: TEM)と電子線回折により膜厚と 結晶性を評価した.また,アルミナ膜上に四 端子のアルミ細線を形成し,3 法によりア ルミナ膜の熱伝導率を求めた.交流信号の印 可方法などを工夫することで,高周波に至る まで安定した3 信号が取得でき,高精度の 熱伝導率評価が可能となった.

4.研究成果

(1) Si ナノシート中の不純物特性評価技術 Si ナノシート中の不純物濃度(N_D)とイオ ン化エネルギー(E_D)の関係を図2に赤のシ ンボルで示す.黒のシンボルは文献からのバ ルクSi における実験値であり,黒の実線は E_D-N_D の関係を表す経験式である.図から明 らかなように,Si 膜厚が13nmの場合には, バルクの経験式上とほぼ一致するが,Si 膜厚 が6nm以下の場合には,Si ナノシートにおい て E_D が大きくなっている.また,バルクSi では不純物濃度が 1×10^{19} cm⁻³以上となると E_D がゼロになる縮退半導体となっているが, 膜厚が5nm以下のSi ナノシートでは,この ような高濃度領域においても E_D が20meV以



図 2: 不純物濃度 (N_D) とイオン化エネルギー (E_D)の関係.赤のシンボルが Si ナノシート の実験値であり,数値は膜厚を示す.



図 3:臨界不純物濃度 (N_{ref})と Si ナノシート 膜厚 (T_{SOI})の関係. Si ナノシート膜厚が薄く なるほど,臨界不純物濃度が濃くなる.

上となることが分かった.すなわち,Siナノ シートでは臨界不純物濃度がバルク Siより も高濃度となることが示された.

(2) Si ナノシート中不純物のイオン化エネル ギーの不純物依存性モデル化

実験データから,臨界不純物濃度(N_{ref})を フィッティングパラメータとして求めた N_{ref} のSiナノシート膜厚(T_{SOI})依存性を図3に 示す.Siナノシート膜厚が薄くなるほど,臨 界不純物濃度が濃くなることが明瞭に示さ れた.このようにして得られた $N_{ref}T_{SOI}$ の関 係を利用することで, E_D - N_D の関係を任意の Si ナノシート膜厚について高精度にモデル



図 4: 透過率のエネルギー依存性.ただし,透 過率はバルク Si における伝導帯端(*E*_{C,0})を基 準にした.

化することに成功した.

(3) Si ナノワイヤ中の不純物特性の計算技術 2.2nm×2.2nmの断面を有する10nm長さの ナノワイヤについて,ソース-ドレイン間の 透過率を計算した結果を図4に示す.ドーピ ングされていない場合には,ナノワイヤ中の サブバンドが明瞭に観察されている.ドーピ ング濃度が増すにつれ,バンド端のテーリン グ(バンドギャップ内への状態密度のしみ出 し)や不純物準位のブロードニングが生じる ことが示された.また,Si ナノシートでイオ ン化エネルギーが大きくなる(不純物準位が 深くなる)ことが示されたが,Si ナノワイヤ ではさらに顕著に不純物準位が深くなり,バ ンド端が0.3eV 程度もテーリングすることが 分かった.

(4) Si ナノワイヤ・トランジスタの電気特性の不純物濃度・不純物位置との関係

上記のようにして得られたバンド構造を もとに, Si ナノワイヤ・トンネルトランジス タの特性を計算した結果を図5に示す.この



図 5:Si ナノワイヤトンネルトランジス特性の 不純物濃度依存性.チャネル内のドーピング濃度(N_D)をパラメータとした.

図から明らかなように,不純物濃度が低くゼ 口(ideal)の時には,S係数が60mV/decより も十分に急峻なスイッチング特性が得られ るものの,不純物が1つでも導入される(不 純物濃度で 2x10¹⁹cm⁻³に相当する)と,バン ド端の大幅なテーリングにより,S係数が大 きくなってしまうことが明らかになった.ま た,オフ特性は不純物の数がたった一つ変わ るだけで、大幅に変化してしまう、 −方で, 不純物を表面近傍に配置すると, 中央付近に 配置した場合と比べてS係数はほぼ変化しな いが,オン電流が大幅に改善することが明ら かになった.以上のことより, Si ナノ細線ト ンネルトランジスタを高駆動力化するため には,チャネル内のワイヤ周辺に不純物を少 数導入することが有効であることが分かっ た.

(5) ALD 法で堆積した Al₂O₃ 薄膜の熱伝導率 高精度評価技術

アルミナは熱伝導率が良い高誘電率ゲート絶縁膜として知られている(サファイヤの 熱伝導率 32 Wm⁻¹K⁻¹)が,ALDで堆積したア ルミナの熱伝導率はシリコンの熱酸化膜と



図 6: ALD 法で堆積したアルミナ薄膜の熱抵抗の膜厚依存性.

同程度であった.しかし,アニール処理を施 すことで2倍程度まで改善することが分かっ た(図6).これらのデータは次世代トランジ スタの熱配慮設計をする上で,重要な基礎的 知見となることが期待される.

5.主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

```
〔雑誌論文〕(計 4件)
```

T. Tanaka, and <u>K. Uchida</u>, "Numerical analysis of band tails in nanowires and their effects on the performance of tunneling field-effect transistors," *Jpn. J. Appl. Phys.*, vol. 57, 06HC04, May 2018 (4 pages) DOI: 10.7567/JJAP.57.06HC04 査読有り

T. Ohashi, T. Tanaka, T. Takahashi, S. Oda, and <u>K. Uchida</u>, "Experimental study on deformation potential (D_{ac}) in MOSFETs: Demonstration of increased D_{ac} at MOS interfaces and its impact on electron mobility," *IEEE J. Electron Devices Soc.*, vol. 4, 278, September 2016 (8 pages) DOI: 10.1109/JEDS.2016.2581217 査読有り

T. Takahashi, T. Matsuki, T. Shinada, Y. Inoue, and <u>K. Uchida</u>, "Direct evaluation of self-heating effects in bulk and ultra-thin BOX SOI MOSFETs using four-terminal gate resistance technique," *IEEE J. Electron Devices Soc.*, vol. 4, 365, September 2016 (9 pages) DOI: 10.1109/JEDS.2016.2568261. 査読有り

T. Tanaka, Y. Kurosawa, N. Kadotani, T. Takahashi, S. Oda, and <u>K. Uchida</u>, "Deionization of dopants in silicon nanofilms even with donor concentration of greater than 1019 cm-3," *Nano Lett.*, vol. 16, 1143, January 2016 (7 pages) DOI: 10.1021/acs.nanolett.5b04406. 査読有り

[学会発表](計 4件)

田中貴久,<u>内田建</u>,「ナノワイヤ中の不 純物によるバンドテールがトンネル FET に与える影響の解析」,第65回応用 物理学会春季学術講演会(2018春 早稲 田大),13.1 Si 系基礎物性・表面界面・ シミュレーション,18a-B301-2,2018年 3月18日.

田中貴久,高橋綱己,<u>内田建</u>,「誘電率 ミスマッチによる高ドープ Si 薄膜中 の不純物のイオン化エネルギー上昇の 解析」,第63回応用物理学会春季学術講 演会(2016春 東工大),13.1 Si 系基礎 物性・表面界面・シミュレーション, 19p-S223-4,2016年3月19日.

T. Tanaka and <u>K. Uchida</u>, "Numerical analysis of band tailing and electron transport near conduction band edge in doped Si nanowires," The 30th International Microprocess and Nanotechnology Conference, Jeju, Korea, November 7, 2017.

<u>K. Uchida</u> and T. Takahashi, "Thermal-Aware CMOS: Challenges for Future Technology and Design Evolution," European Solid-State Device Research Conference (ESSDER), A2L-E-3, Lausanne, Switzerland, September 13, 2016 (Invited).

〔図書〕(計 0件)

〔産業財産権〕

出願状況(計 0件)

取得状況(計 0件)

- 6.研究組織
- 研究代表者
 内田 建(UCHIDA, Ken)
 慶應義塾大学・理工学部・教授
 研究者番号: 30446900

(2)研究分担者 なし
(3)連携研究者 なし
(4)研究協力者 なし