# 科学研究費助成事業

平成 31 年 4月 1 日現在

研究成果報告書



交付決定額(研究期間全体):(直接経費) 13,000,000円

研究成果の概要(和文):2次元層状チャネルのゲートスタック形成は,通常バッファー層を利用した原子層堆 積装置で行うことが多いが,high-k本来の誘電率は得られておらず電気的信頼性の低さが問題であった.本研究 では,酸素分離型蒸着装置を用いた2次元層状チャネル上High-k堆積において極薄膜下での誘電率の維持に成功 し,グラフェン及びMoS2の安定なFET動作を達成した.また,2L MoS2 FETにおいて,巨大シュタルク効果による 移動度の向上を観測した.

研究成果の学術的意義や社会的意義 2次元層状材料は,電子デバイス展開が期待されるが,原子層物質であるがゆえ環境に特性が敏感であり,本来 の特性を得ることが難しいという問題がある.本研究では,ゲートスタックにおいて最も重要な絶縁膜堆積にお いて酸素分離型蒸着装置を用いた特性劣化の少ない手法を開発した.今後のデバイス作製プロセスにおいて重要 な役割を担うことが期待される

研究成果の概要(英文): In this study, we have introduced differen-tial-pressure-type deposition chamber, in which the feed source and the deposition chambers are separated by small aperture and can be evacuated in-dependently. By controlling the deposition condition such as deposition rate, PO2 and temperature, the insulator properties are evaluated by the I-V measurement. We demonstrate the top gate capacitance of 1.14 uF/cm2 by analyzing the I-V data for dual-gate graphene FET.

研究分野:半導体デバイス工学

キーワード: 2次元層状材料 トランジスタ 絶縁膜堆積

Е

様 式 C-19、F-19-1、Z-19、CK-19(共通)1.研究開始当初の背景

2 次元層状チャネルのゲートスタック形成は、バッファー層を利用し原子層堆積装置(ALD)で high-k 絶縁膜形成を行うことが多い.しかしながら、バッファー層の膜質制御が困難なため、 high-k 本来の誘電率は得られておらず電気的信頼性の低さが問題であった.本研究では、この特 性劣化を改善し、高電界印可時の2次元層状チャネルの輸送特性を理解することを目的としている.

2. 研究の目的

2 次元層状材料は、グラフェンと異なりギャップ(*E*<sub>G</sub>)を有することでデバイス応用・基礎物 性の両面から研究が進められている.特に基礎物性の観点から、外部電界の印可により2層の 二次元系は、*E*<sub>G</sub>を減少させることが可能である.2層グラフェンにおける空間反転対称性の破 れとは異なり、電界による上下層の分散関係のエネルギーシフトによるものであり巨大シュタ ルク効果と呼ばれる.2層の2次元材料に対し巨大シュタルク効果を利用すると、**Fig.1**に示 すように一方の層が絶縁膜のように機能しダングリングボンドフリーな2次元界面が達成でき、 移動度の変調が可能となる.このような実験系はデュアルゲートトランジスタを作製すること により可能となる.

2次元層状チャネルのゲートスタック形成は、バッファー層を利用し原子層堆積装置(ALD)で high-k 絶縁膜形成を行うことが多い.しかしながら、バッファー層の膜質制御が困難なため、 high-k 本来の誘電率は得られておらず電気的信頼性の低さが問題である.また、ALD では通常酸 素雰囲気下 200 ℃ 程度まで基板温度を上げ堆積を行う.この堆積条件を低融点 2 次元材料に直接 適用するのは困難である.我々はこれまでに、グラフェン上において 10<sup>-1</sup> Pa の酸素雰囲気中で希 土類 Y を蒸着後、高圧酸素アニールにより絶縁耐性の高い Y<sub>2</sub>O<sub>3</sub>形成を報告してきた.しかしなが ら、酸素耐性の弱い 2 次元系では、堆積後の酸素アニールにより劣化すること、また、蒸着中の希 土類金属の酸化が著しいため蒸着レートが~5 nm/s と高く均一膜形成が困難であるという問題が あった.ここで Fig. 2 に示すように、加熱セル領域とメインチャンバー間に φ = 5 mm のアパ チャーを導入し独立排気することで、希土類金属用セルは高真空に保ち、メインチャンバーの酸素 分圧を独立して制御可能である.本研究では、様々な酸素分圧において 0.1 Å/s 程度の低速で堆 積を行い、2 次元層状チャネル上へのゲートスタック堆積を検討した.最終的に 2 層 MoS<sub>2</sub> におけ る巨大シュタルク効果による移動度向上を議論する.



**Fig. 1** 巨大シュタルク効果による移動度変調の概 念図. Top MoS<sub>2</sub>が BN のような絶縁層として働く ため,移動度が向上する.



Fig. 2 酸素分離型蒸着装置の概念図. 加熱セル とメインチャンバー間にアパチャーを導入し, 3 桁程度の差圧を達成している.

### 3. 研究の方法

2次元層状チャネル上の絶縁膜堆積を検討する前に, Si上で酸素分離型蒸着装置による絶縁膜堆積の特性を把握する.

蒸気圧が低く BN 坩堝の耐用温度以上の 1630 °C への加熱を必要とする Y ではなく, AI と同程 度の高い蒸気圧を有し,高融点かつ高誘電率の Er を蒸着元素として採用した.酸素分離型蒸着装 置のチャンバー内酸素分圧が 10<sup>-3</sup> Pa 時において,加熱セル領域を 10<sup>-6</sup> Pa 程度に維持でき 3 桁の 差圧を確認した.高真空環境ゆえ Er の融点以下の 1080 °C で 0.04 Å/s の安定した製膜速度を得 た.10<sup>-5</sup>~10<sup>-1</sup> Pa の様々な酸素分圧条件において,11.1 ~ 31.1 nm の Er<sub>2</sub>O<sub>3</sub> を SiO<sub>2</sub>/Si 基板及 び Si 基板に蒸着した.X線反射率法(GIXR)及びエリプソメトリの併用により膜厚, C-V 測定によ り誘電率, *I-V* 測定によりリーク電流及び絶縁破壊電界をそれぞれ計測した.酸素分圧 10<sup>-2</sup> Pa で 製膜した Er<sub>2</sub>O<sub>3</sub> における 1/C プロットから求めた比誘電率は 13 程度であり,既報の Si 上へのス パッタ堆積膜と同等の値を得た.次に  $10^{-5} ~ 10^{-1}$ Pa の異なる酸素分圧条件での  $Er_2O_3$  の絶縁破壊 電界と比誘電率を Fig. 3 に示す.  $10^{-3} ~ 10^{-1}$  Pa の酸素分圧条件で高絶縁破壊電圧を保っていた が,  $10^{-4}$  Pa 以下で絶縁破壊電界の低下が確認さ れた. Fig. 3 に高レートで堆積した Y<sub>2</sub>O<sub>3</sub>の絶縁 破壊電界の圧力依存性と比べると,最適条件は低 酸素分圧側にシフトしていることが分かる. これ は本実験で堆積レートを 0.1 Å/s 以下に抑える ことが可能になったため,  $10^{-1}$  Pa 以下の酸素分 圧でも高い特性が得られ,成膜に適したウィンド ウが広がっていると推測される.



Fig. 3 絶縁破壊電圧及び比誘電率の酸素分圧依存性. 10<sup>-2</sup> Pa 領域近傍で最適化されている.

### 4. 研究成果

## 次元層状チャネル上での Er<sub>2</sub>O<sub>3</sub>の電気的特性

次にトップゲート絶縁膜を Er<sub>2</sub>O<sub>3</sub> としたグラフェンデュアルゲートトランジスタを作製した. グラファイト上に 5.0 nm 堆積させたときの表面粗さ(RMS)は, 0.1 nm 以下であり,均一膜形成 が可能である.

次に *I-V* 測定を行い、グラフェンのディラックポイントシフトよりゲート絶縁体の誘電率の膜 厚依存性を測定した. Fig. 4 にグラフェン上 Er<sub>2</sub>O<sub>3</sub> におけるキャパシタンスの膜厚依存性を示す. 2 次元上 ALD では薄膜化による誘電率の低下が引き起こされるが、本研究における Er<sub>2</sub>O<sub>3</sub> では極 薄膜においても誘電率が維持でき、低 RMS のため 3 nm でも均一性を確保できるためデバイス動 作に成功している.

次に2L-MoS<sub>2</sub> についても同様な構造を作製し *I-V* 測定を行った. 2L-MoS<sub>2</sub> FET における

 $I_D-V_{TG}$ 図を**Fig. 5(a)**に示す.本実験においてゲート絶縁膜は室温かつ低レートで堆積しており, チャネル材料へのダメージ導入および Ni/MoS<sub>2</sub> コンタクトへの熱負荷が抑制されている.そのため,同試料において 40 cm<sup>2</sup>/Vs 程度の高い移動 度及び 10<sup>-12</sup>~10<sup>-11</sup> A 範囲で 81 mV/dec.と低い Subthreshold Swing (S.S)を達成した.また S.S.から見積もった  $D_{it}$ を **Fig. 5(b)**に示す.ミッドギャップ準位は ALD-Al<sub>2</sub>O<sub>3</sub> より大きく低減 されバンドテイル領域は*h*-BN と同等レベルにま で到達してる.2次元チャネル上への堆積におい ても*h*-BN に近い界面形成が可能であることを示 唆している.



**Fig. 4** グラフェン上絶縁膜におけるキャパシタン スの膜厚依存性. Er<sub>2</sub>O<sub>3</sub>では薄膜においても誘電率 を維持している.



**Fig. 5 (a)**2L MoS<sub>2</sub>における  $I_D$ - $V_{TG}$ 図. (b)界面準位のエネルギー準位依存性. バルク絶縁膜堆積においても h-BN に近い界面特性が得られている.

# 巨大シュタルク効果による移動度向上

最後に、SD を TG により被覆しアクセス領域を無くした 2L-MoS<sub>2</sub> デュアルゲートトランジスタ (Full Cover 構造)を作製し、巨大シュタルク効果による移動度の変化を解析した. Figs. 6(a), (b) に 1L 及び 2L MoS<sub>2</sub>の *I<sub>D</sub>-V<sub>TG</sub>*図を示す. 2L は 1L に比べ BG 印可に対する *I*<sup>0</sup> 増加率が大きい. FiG. 6(c)に移動度のバックゲート電圧依存性を示すが、2L における傾きが大きい. TG フルカバー構 造における移動度のバックゲート電圧依存性は、(i))SD 下におけるチャネルの変調と(ii)巨大シュ タルク効果の 2 つの要因に分けることができる. 1L では SD 下におけるチャネルの変調のみが観 測されるため、Fig. 6(c)における傾きの差は 2L における巨大シュタルク効果の影響によると考え られる.



**Fig. 6** 1L MoS<sub>2</sub> (a)及び 2L MoS<sub>2</sub> (b)での *I*<sub>D</sub>-*V*<sub>TG</sub>図. 傾きが移動度に比例する. (c)各バックゲート電圧 における移動度. 2L では巨大シュタルク効果による移動度向上を確認.

5. 主な発表論文等

〔雑誌論文〕(計18 件)

[18]N. Higashitarumizu, H. Kawamoto, M. Nakamura, K. Shimamura, N. Ohashi, K. Ueno, and K. Nagashio, "Self-passivated ultra-thin SnS layers via mechanical exfoliation and post-oxidation", **Nanoscal**e, 2018, 10, 22474 – 22483.

[17] K. Taniguchi, N. Fang, and K. Nagashio, "Direct observation of electron capture & emission processes by the time domain charge pumping measurement of MoS<sub>2</sub> FET", **Appl. Phys. Lett**. 2018, 113, 133505.

[16] N. Fang, and K. Nagashio, "Accumulation-mode two-dimensional field-effect transistor: Operation mechanism and thickness scaling rule", **ACS appl. mater. interfaces**, 2018, 10, 32355-32364.

[15] T. Uwanno, T. Taniguchi, K. Watanabe, & K. Nagashio, "Electrically inert *h*-BN/bilayer graphene interface in all-2D-heterostructure FETs", **ACS appl. mater. interfaces**, 2018, 10, 28780-28788.

[14] J. He, N. Fang, K. Nakamura, K. Ueno, T. Taniguchi, K. Watanabe, and K. Nagashio, "2D Tunnel Field Effect Transistors (FETs) with a Stable Charge-Transfer-Type p<sup>+</sup>-WSe<sub>2</sub> Source", **Adv. Electronic Mater**. 2018, 4, 1800207.

[13] N. Higashitarumizu, H. Kawamoto, K. Ueno and K. Nagashio, "Fabrication and Surface Engineering of Two-Dimensional SnS Toward Piezoelectric Nanogenerator Application", **MRS Advances**, 2018, 3, 2809-2814.

[12]Y. Hattori, T. Taniguchi, K. Watanabe, and K. Nagashio, "Determination of Carrier Polarity in Fowler-Nordheim Tunneling and Evidence of Fermi Level Pinning at the Hexagonal Boron Nitride/Metal Interface", **ACS appl. mater. interfaces**, 2018, 10, 11732.

[11] N. Fang, K. Nagashio, "Band tail interface states and quantum capacitance in a monolayer molybdenum disulfide field-effect-transistor", **J. Phys. D**, 2018, 51, 065110.

[10] Y. Hattori, T. Taniguchi, K. Watanabe, and K. Nagashio, "Impact ionization and transport properties of hexagonal boron nitride in constant-voltage measurement", **Phys. Rev. B**, 2018, 97, 045425.

[9] S. Kurabayashi, and K. Nagashio, "Transport properties of the top and bottom surfaces in monolayer MoS<sub>2</sub> grown by chemical vapor deposition", **Nanoscale**, 2017, 9, 13264-13271.

[8] K. Nagashio, Y. Hattori, N. Takahashi, T. Taniguchi, K. Watanabe, J. Bao, W. Norimatsu, and M. Kusunoki, Electrical Integrity and Anisotropy in Dielectric Breakdown of Layered h-BN Insulator, **ECS Transactions**, 2017, 79, 91-97.

[7] S. Sekizaki, M. Osada, and K. Nagashio, "Molecularly-thin Anatase field-effect transistors fabricated through the solid state transformation of titania nanosheets", **Nanoscale**, 2017, 9, 6471–6477.

[6] R. Matsuoka, R. Sakamoto, K. Hoshiko, S. Sasaki, H. Masunaga, K. Nagashio, and H. Nishihara, "Crystalline Graphdiyne Nanosheets Produced at a Gas/Liquid or Liquid/Liquid Interface", J. Am. Chem. Soc., 2017, 139, 3145.

[5] N. Fang, K. Nagashio, and A. Toriumi, "Experimental detection of active defects in few layers MoS<sub>2</sub> through random telegraphic signals analysis observed in its FET characteristics", **2D mater.**, 2017, 4, 015035.

[4] [Invited Review] K. Nagashio, "Graphene field-effect transistor application -Electric band structure of graphene

in transistor structure extracted from quantum capacitance-", J. Mater. Res., 2017, 32, 64.

[3] Y. Hattori, T. Taniguchi, K. Watanabe, and K. Nagashio, "Comparison of device structures for the dielectric breakdown measurement of hexagonal boron nitride", **Appl. Phys. Lett**., 2016, 109, 253111.

[2] N. Takahashi, and K. Nagashio, "Buffer Layer Engineering on Graphene via Various Oxidation Methods for Atomic Layer Deposition", **Appl. Phys. Express**, 2016, 9, 125101.

[1] Y. Hattori, T. Taniguchi, K. Watanabe, and K. Nagashio, "Anisotropic breakdown strength of single crystal hexagonal Boron Nitride", **ACS appl. mater. interfaces**, 2016, 8, 27877.

## 〔学会発表〕(計 67(国際 36,国内 31:国際のみ記載) 件)

[36]K. Nagashio, "Interface engineering for 2D layered semiconductors", UTokyo-NTU joint conference at NUT 2018, (Dec. 12-13, 2018, NTU, Taiwan).

[35]N. Higashitarumizu, H. Kawamoto, K. Nagashio, "Interface engineering for 2D layered semiconductors", UTokyo-NTU joint conference at NUT 2018, (Dec. 12-13, 2018, NTU, Taiwan).

[34][Invited]K. Nagashio, "Electrically Inert Interface in 2D Heterostructure FETs", Workshop on innovative nanoscale devices and systems (WINDS2018), (Nov. 28, 2018, The Westin Hapuna Beach Resort, Kohala, Hawaii, USA).

[33][Invited]K. Nagashio, "Electrically inert interface in 2D heterostructure FETs", 3rd Japan-EU flagship workshop on graphene and related 2D materials, (2018, Nov. 19, Sendai, Japan.)

[32]K. Nagashio, "Pinpoint pick up and bubble free transfer in 2D heterostructure fabrication", JSPS/EPSRC C2C meeting, (Oct. 30, 2018, Tohoku univ., Sendai).

[31]N. Fang, K. Nagashio, "Interface Traps" Extrinsically" Deliver MIT in Monolayer MoS<sub>2</sub> FET", International Conference on Solid State Devices and Materials (SSDM), (September. 12, 2018, Univ. of Tokyo, Tokyo)

[30]N. Higashitarumizu, H. Kawamoto, K. Maruyama, M. Nakamura, K. Shimamura, N. Ohashi, K. Ueno, K. Nagashio, "Strongp-type SnS FETs: From Bulk to Monolayer", International Conference on Solid State Devices and Materials (SSDM), (September. 13, 2018, Univ. of Tokyo, Tokyo)

[29]S. Toyoda, T. Taniguchi, K.Watanabe, K. Nagashio. "Study on origin for Dit through SS in monolayer MoS<sub>2</sub>/h-BN/graphite FET", International Conference on Solid State Devices and Materials (SSDM), (September. 13, 2018, Univ. of Tokyo, Tokyo)

[28]K. Maruyama, K. Nagashio. "High-k Er<sub>2</sub>O<sub>3</sub> top gate deposition on 2D channel at room temperature by PO<sub>2</sub> controlled thermal evaporation", International Conference on Solid State Devices and Materials (SSDM), (September. 13, 2018, Univ. of Tokyo, Tokyo)

[27][Invited] K. Nagashio, Interface engineering for 2D layered semiconductors, IUMRS-ICEM2018, (August, 23, 2018, Daejeon, Korea).

[26][Invited] K. Nagashio, Electrically inert interface in 2D heterostructure FETs, AWAD2018, (July, 3, 2018, Kitakyusyu, Japan).

[25]K. Nagashio, "Interface engineerign for 2D electronics", Core to core program, (April, 16-17, 2018, Cambridge university, UK).

[24] N. Higashitarumizu, H. Kawamoto, K. Ueno, K. Nagashio, "Fabrication and Surface Engineering of Two-dimensional SnS toward Piezoelectric Nanogenerator Application", 2018 MRS Spring Meeting, (April, 4, 2018, Phoenix Convention Center, Phoenix, USA).

[23][Invited] K. Nagashio, "Understanding of layered heterointerfaces in 2D semiconductors", 10th anniversary international symposium on advanced Plasma science (ISPlamsa2018), (March, 5, 2018, Meijyo univ., Nagoya).

[22][Invited] K. Nagashio, "Interface engineering for 2D electonics", 2017 NEA Symposium of Emerging Materials Innovation, (October, 18, 2017, Lotte hotel, Soul, Korea).

[21]Y. Hattori, T. Taniguchi, K. Watanabe, and K. Nagashio, "Random Telegraph Noise in h-BN under Constant-Voltage Stress Test", International Conference on Solid State Devices and Materials (SSDM), (September. 21, 2017, Sendai International Center, Sendai)

[20]N. Fang and K. Nagashio, "Quantitative study of interfacial properties in monolayer MoS<sub>2</sub> FET", International Conference on Solid State Devices and Materials (SSDM), (September. 21, 2017, Sendai International Center, Sendai)

[19]K. Taniguchi, and K. Nagashio, "Detection of electron trapping/detrapping in MoS<sub>2</sub> FET by high time-resolved I-V measurement", International Conference on Solid State Devices and Materials (SSDM), (September. 21, 2017, Sendai International Center, Sendai)

[18]**[Invited]** K. Nagashio, "Interface engineering for 2D layered semiconductors", 2017 PKU-UTokyo nano-carbon summer camp, (July, 27, 2017, Hongo, UTokyo (Tokyo))

[17] **[Invited]** K. Nagashio, "Gap engineering and reliability study for 2Delectronics", 6th Int. Conf. on Semiconductor Technology for ULSI & TFT, (May. 23, 2017, Schloss Hernstein, Hernstein, Austria).

[16]T. Uwanno, T. Taniguchi, K. Watanabe, and K. Nagashio, "Improvement oflon/loff for h-BN encapsulated bilayer graphene by graphite local back gateelectrode", APS March meeting 2017, (March 17, 2017, New Orleans).

[15]N. Fang and K. Nagashio, "Interface states analysis in atomically thin MoS2FET", APS March meeting 2017, (March 16, 2017, New Orleans).

[14][Invited] K. Nagashio, "Interface engineering for 2D electonics", Nippon-Taiwan Workshop, (Feb. 18, 2017,

Kwansei Gakuin Univ. Sanda, Hyogo).

[13] K. Nagashio, "Dielectric breakdown of hexiagonal boronitride", UTokyo-NTU joint conference at NUT 2016, (Nov. 31-Dec.1, 2016, NTU, Taiwan)

[12] **[Invited]** K. Nagashio, "Graphene transistor application" Core to core program, (November, 16-17, 2016, Tohoku university, Sendai).

[11] **[Invited]** K. Nagashio, "Reliability study on layered 2D insulator", 230th Electrochemical Society Meeting, (Oct. 2-7, 2016, Honolulu, Hawaii).

[10]S. Sekizaki, M. Osada, K. Nagashio, "Field Effect Transistor of Thin Anatase Obtained through Solid-State Transformation of Ti<sub>0.87</sub>O<sub>2</sub> Nanosheet", International Conference on Solid State Devices and Materials (SSDM), (September. 28, 2016, Tsukuba International Congress Center).

[9]Y. Hattori, T. Taniguchi, K. Watanabe, K. Nagashio, "Measurement of Anisotropic Dielectric Strength of Hexagonal Boron Nitride", International Conference on Solid State Devices and Materials (SSDM), (September. 27, 2016, Tsukuba International Congress Center).

[8]T. Uwanno, T. Taniguchi, K.Watanabe, K. Nagashio, "Improvement of Ion/Ioff for Bilayer Graphene by Encapsulation with h-BN", International Conference on Solid State Devices and Materials (SSDM), (September. 27, 2016, Tsukuba International Congress Center).

[7] Y. Hattori, T. Taniguchi, K. Watanabe, K. Nagashio, "Dielectric breakdown of layered insulator", 43rd International Symposium on Compound semiconductors (ISCS), (June 26-30, 2016, Toyama int. Conf. Center, Toyama).

[6] K. Nagashio, "Gap state analysis and reliability study on 2D electronics", Core to core program, (July, 18-19, 2016, Cambridge university, UK).

[5] **[Invited]** K. Nagashio, "Gap engineering & reliability study for 2D electronics", Graphene week (June 13-17, 2016, Warsaw, Poland).

[4] **[Invited]** K. Nagashio, "Dielectric breakdown of hexagonal Boron Nitride", International conference on graphene and related materials: properties and applications, (May 23-27, 2016, Paestum, Italy).

[3]Y. Hattori, T. Taniguchi, K. Watanabe, and K. Nagashio, "Anisotropic Dielectric Breakdown of Hexagonal Boron Nitride Film", APS March meeting 2016, (March 14, 2016, Baltimore).

[2]K. Nagashio, "Dielectric Breakdown of Hexagonal Boron Nitride", Nano Carbon Workshop, (Feb. 19, 2016, Advanced Technology Institute, Tokyo).

[1]K. Nagashio, "Layer-by-layer dielectric breakdown of hexagonal Boron Nitride", SNU-UTokyo Workshop on Advanced Materials Science and Engineering, (Feb. 1, 2016, Tokyo univ. Tokyo).

〔図書〕(計 3 件)

[3] 長汐晃輔, "グラフェンの伝導特性とエネルギーギャップ形成", 二次元物質の科学, CSJ カレントレビュー, 第 26 号, 日本化学会編 化学同人, 2017, p61-67.

[2] 長汐晃輔, "2 次元層状チャネル FET の電子輸送特性", 応用電子物性分科会誌, 2017, 23, 133-138.

[1] 長汐晃輔, "電界効果トランジスタにおけるゲートスタック形成と評価", カーボンナノチューブ・グラフェンの応用研究最前線, エヌ・ティー・エス, 東京, 2016, pp.168-175.

〔産業財産権〕 〇出願状況(計 0 件)

○取得状況(計 0 件)

〔その他〕 ホームページ等 長汐研:http://webpark1753.sakura.ne.jp/nagashio\_lab/

6. 研究組織

(1)研究分担者 無

(2)研究協力者 無

※科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等に ついては、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属されます。