

令和 2 年 5 月 29 日現在

機関番号：25403

研究種目：基盤研究(C) (一般)

研究期間：2016～2019

課題番号：16K00080

研究課題名(和文)次世代ストカスティックコンピューティング回路のための3つの要素技術とCAD技術

研究課題名(英文)Three Elemental Technologies and Computer-Aided Design for Stochastic Computing Circuits

研究代表者

市原 英行 (Ichihara, Hideyuki)

広島市立大学・情報科学研究科・准教授

研究者番号：50326427

交付決定額(研究期間全体)：(直接経費) 2,500,000円

研究成果の概要(和文)：数値を確率で表現して演算を行うストカスティックコンピューティング(SC)は、その耐故障性や低面積・低消費電力によって注目されている。本研究では、その演算回路を設計するために必要な3つの要素技術と設計支援手法に関する研究を行った。大きな成果は以下の2つである。(1)線形順序機械(線形FSM)を用いたSC回路において、状態符号化を工夫する方法を2種類提案することで、過渡故障に対する耐性をさらに高めることができた。(2)確率的な演算を行うために必要な疑似乱数生成を、周辺回路を利用して行う構成法を提案し、演算精度を保証しながら回路面積と消費電力を削減することが可能となった。

研究成果の学術的意義や社会的意義

学術的には2つの点で意義があると考えている。1つは、本研究の着眼点の独自性である。ストカスティックコンピューティング(SC)回路の他の研究者は本研究のような観点で研究を行っていないため、SCの新たな可能性を開くことができたと考えられる。もう1つは、SC回路の耐故障性と面積・消費電力の点で、一定の効果が得られた点である。これは純粋にSC回路の研究の発展に貢献できている。社会的意義としては、SCの実用性が高まり、SC回路の適用範囲が広がったため、情報化社会を支える次世代コンピュータの候補として、SC回路の可能性が高まったことが挙げられる。

研究成果の概要(英文)：Stochastic computing (SC), which is an approximate computation with probabilities, has attracted attention owing to its high fault tolerance and small area/power consumption. In this study, we studied three elemental technologies and a computer-aided design methodology for SC Circuits. The main two contributions are as follows: (1) for linear-finite-state-machine-based (linear-FSM-based) SC circuits, we proposed a state encoding scheme with two kinds of codewords, so that we can considerably enhance transient fault tolerance of linear-FSM-based SC circuits, and (2) we proposed a new design scheme where pseudo random number generation required for SC is achieved by utilizing the internal signals of peripheral logic circuits, so that we can greatly reduce the area size and power consumption of SC circuits.

研究分野：ディペンダブルコンピューティング

キーワード：ストカスティックコンピューティング 論理回路設計 フォールトトレランス 乱数生成 画像処理  
ニューラルネットワーク

## 1. 研究開始当初の背景

大規模集積回路 (LSI) の微細化, 高集積化によって, 高機能で高速な LSI を設計製造できるようになった一方で, LSI の製造時故障やソフトエラー (放射線の影響による一時的な誤り) の増加による LSI の信頼性低下が問題となっている. このような問題に対してストカスティックコンピューティング (SC) が注目を集めている.

SC は, 一般的な二進数を用いた決定論的な演算ではなく, 数値を確率で表現することで確率論的に演算を行う計算手法である. 例えば図 1 は, 数値をビット系列中の 1 の出現確率で表現し,  $p=4/8$  と  $q=2/8$  の積  $pq=1/8$  を SC で求めている様子である. このように SC では決定論的な演算回路に比べて遥かにシンプルな回路で演算が可能となる. このシンプルさは演算回路の高集積化や低電力化に繋がるため, 多くの演算素子を必要とするニューラルネットワークや, 微電力で長時間稼働することが求められるウェアラブル/インプラントブルコンピューティングで, SC が利用可能であると考えられる.

申請者は, 先行研究「H25-27 年基盤研究(c): ストカスティックロジック回路のテスト手法と信頼度/演算精度設計に関する研究」において SC 回路のテスト手法と信頼度/演算精度設計に関する研究を行った. この研究は一定の成果を挙げたものの, 1) SC 回路の耐故障設計の完成という点からはさらなる研究が必要であること, 2) 先行研究では様々な SC 回路の設計を行ったが, SC 回路の設計という点においても, 乱数発生器などの周辺回路が巨大になる問題点や, 計算スループットが低いなどの問題点が残っていることも明らかになった.




図 1: AND ゲートによる SC 乗算の様子.

## 2. 研究の目的

上記の背景を受けて, 以下のような研究目的を設定した.

### (1) SC 回路の耐故障設計法の提案

先行研究の成果をさらに発展させる形で, SC 回路の耐故障設計法の完成を目指した. SC 回路は確率的な演算であるため, 正常時であっても出力値が一定の誤差を持つことになる. 先行研究ではこの特性を利用した故障検出法を提案したが, 本研究では, ストカスティックコンピューティングの特長を活かした耐故障設計法を提案することを目的とした.

### (2) 短時間で高精度な演算が可能となる新しいストカスティック数 (SN) の提案

ストカスティック数 (SN) とは数値を確率で表現したビット系列のことであり, 最もよく利用されている SN は図 1 に示したような 1 ビットの時系列信号である. この SN は, 長い有効桁数を必要とする演算を行うと, 指数的に長い時系列が必要となるため, 決定論的な回路よりも演算時間が長くなる傾向がある. 本研究では, 短時間で高精度な演算が可能となる新しい SN を提案することを目的とした.

### (3) コンパクトかつ高演算精度を可能とする乱数発生器の提案

現在の SC 回路では SN を生成するために, 線形フィードバックシフトレジスタ (LFSR) などの乱数発生源を利用している. 演算精度を高く保つためには, 独立した個別の乱数発生源が必要となり, これらが占める面積は SC 回路のかなりの部分 (ある SC 回路では 70 % 以上) となる. この問題を受けて, 本研究ではコンパクトかつ高演算精度を可能とする乱数発生器の提案を目的とした.

#### (4) SC 回路設計支援システム(SC-CAD)の提案

SC 回路の設計は専用のツールがないため，一般的な CAD (computer-aided design) ツールを用いるしかない．これは，1) 実現したい回路の機能を手作業で対象となる RTL 回路やゲートレベル回路に直す必要があるため設計期間が長くなってしまい，2) SC 回路のシミュレーションは長いビット系列を用いて大量のデータを処理する必要があるため設計検証や演算精度の検証が長くなってしまい，という問題があった．この問題に対して，本研究では SC 回路専用の自動合成技術・高速シミュレーション手法の提案と構築を行い，その能力を明らかにすることを目的とした．

#### (5)新しい SC に基づくニューラルネットワーク(SC-NN)アーキテクチャの開発 (H29 年度から)

上記の研究を進める上で想定したアプリケーションの 1 つにニューラルネットワークがある．本研究では SC に基づくニューラルネットワーク(SC-NN)の調査を行なっているうちに，新たな SC-NN アーキテクチャの提案が可能であることに気づいた．よって，派生テーマとして，H29 年度から，新たな SC-NN アーキテクチャの提案を行うことを目的とした．

### 3．研究の方法

それぞれの研究目的に対して，過去の文献調査，新しいアイデアの検討，アイデアの計算機実験による評価を繰り返すことで，それぞれの目的に応じた提案手法を開発した．各テーマは小さなサブテーマに分割し，学生の研究テーマとすることで，申請者と学生で共同して研究を進めた．

### 4．研究成果

以下，それぞれの研究目的に対する成果を述べる．

#### (1) SC 回路の耐故障設計法の提案

本テーマでは主に，線形有限状態機械(線形FSM)に基づくSC 回路の耐過渡故障性に着目し，SC 回路の耐過渡故障性を向上するための手法を開発した．線形FSMに基づくSC回路とは，図2のような一列に繋がれた状態遷移図で動作を記述できる順序回路であり，双曲線正接(tanh) 関数，シグモイド関数，絶対値関数などの1変数関数を実現することができる．特にtanh関数やシグモイド関数は，ニューラルネットワークのニューロンの実現に使われるため，SC回路によるニューラルネットワークではよく使われる．




図2：線形状態遷移図 (FSM)

研究期間の前半 (H28-H29年度) では，状態の2進数符号化において用いられる符号の種類が SC回路の耐過渡故障性に影響を与えることを指摘し，耐過渡故障性を高めることができる2進数符号化手法を提案した．研究ではまず，回路の動作をマルコフモデルを用いて解析し，故障時の回路の振る舞いを明らかにした．そして，この解析結果に基づいて状態符号化アルゴリズムを提案した．このアルゴリズムを適用することにより，故障発生時のエラー率を，高いものでは20分の1にできることがわかった．この成果は国内会議で1回，国際会議で2回報告を行い，最終的な成果は論文誌にも投稿中である．

研究期間の後半 (H30-H31年度) では，線形FSMの状態をSNで符号化する手法を提案した．SN

は数値を確率的に表現したビット列であるため、過渡故障(ビット反転)に対する耐性が高い。このSNのビット反転に対する耐性を利用することで、FF反転故障(過渡故障)時の動作が正常時に近づくことが期待できる。さらに、線形FSMの状態遷移を一部近似することで状態遷移関数を単純化し、SN符号化されたFSMの実装時面積を削減する設計法も提案した。これらのSNによる状態符号化の効果は、SC回路の故障時の動作を表現したマルコフモデルから得られる定常平衡方程式を数値解析的に解くことにより、その効果を解析した。解析結果から、tanh関数や指数関数に対して、前半で我々が示した2進数による最適な符号化を行なったFSM(BN-FSM)の耐故障性よりも、このSN符号化によるFSM(SN-FSM)が高い耐故障性を示すことがわかった(実現されるtanh関数の形状の違いを図3に示す)。この成果は国内会議で1回、国際会議で1回報告を行い、最終的な成果は論文誌にも投稿中である。




図3：故障発生時のtanh関数の概形。SN符号化FSM(SN-FSM)が2進数符号化FSM(BN-FSM)よりも正常時(fault-free)に近いことがわかる。

### (2) 短時間で高精度な演算が可能となる新しいストカスティック数(SN)の提案

H28年度に本テーマに着するすために、SC回路を用いた反復法において、2進数への変換をできるだけ必要しない演算方法を検討した。具体的には、顔認識システムに利用される行列積を対象に、短時間で高精度な演算が可能となる演算回路を設計した。この成果は国内研究会で発表を行った。しかしその後、人的リソース不足のため、H29年度からは他のテーマを優先するように計画を変更した。その後、人的リソース不足の改善は見込めなかったため、本テーマに対する顕著な成果は挙げられなかった(このような計画変更があることも、最初から予想していた)。

### (3) コンパクトかつ高演算精度を可能とする乱数発生器の提案

本テーマでは、乱数発生源を別途必要としない(つまり面積がかなりコンパクトな)SC回路構成を提案した。提案手法では、SC回路と同時に用いられる他の周辺論理回路(2進数演算回路や他のSC回路)の内部信号値を共有して乱数列として利用する。この設計法では、SNG内に乱数生成器を必要としないため、SC回路の大幅な面積削減が期待できる。図4はこの手法の概念を示している。SC回路Eは内部に乱数生成器(RNS)を持たず、周辺回路A、B、Cから信号線を引き出すことにより、乱数生成を行っている。




図 4：周辺回路を利用した乱数生成

この設計法では、周辺回路の内部信号線の選び方が SC の演算精度に大きな影響を与える。このため信号線を選択するためのアルゴリズムが重要となる。アルゴリズムの提案には、本研究助成が始まる前から取り組んでおり、最初は 2 進数を SN に変換するときの誤差（変換誤差）を小さく保つための選択アルゴリズムが提案した。さらに H28-29 年度に、演算時に SN 間の相関が原因で発生する誤差（相関起因誤差）も小さく抑えることができる信号線選択アルゴリズムも提案した。

これらの成果は、国内会議で 3 回、国際会議で 1 回発表を行った。

#### (4) SC 回路設計支援システム(SC-CAD)の提案

本テーマは論文の形で発表はできなかったものの、他のテーマを進めるためのツールという形で一定の成果を得た。特に、マルチプロセッサを利用した高速シミュレーション環境は、提案した SC 回路の有効性を調べる上で非常に有用であった。

本テーマは現在、「R1-3 年基盤研究(C)(一般)： ストカスティックコンピューティング回路のための高位合成手法に関する研究」に引き継ぐ形で継続して研究を行っている。

#### (5)新しい SC に基づくニューラルネットワーク(SC-NN)アーキテクチャの開発 (H29 年度から)

本テーマにおいて、これまでに提案されている SC を用いたニューラルネットワーク(SC-NN)の調査を最初に行なった。その結果、SC-NN は大きく、1) 2 進数演算と SC の両方を用いるものと、2) 全ての演算を SC で行うものに分けられ、後者の SC-NN についてはあまり研究が進められていないことがわかった。そのため、本テーマでは後者の SC-NN を扱うことにした。

提案する SC-NN では、SC 回路の特性を活かしたニューロンの形を模索することで、十分な認識精度を得ることを目指している。この研究に関する成果は、国内研究会で 2 回報告を行っており、現在も継続して研究中である。

以上。

5. 主な発表論文等

〔雑誌論文〕 計0件

〔学会発表〕 計12件（うち招待講演 3件 / うち国際学会 4件）

1. 発表者名 市原英行
2. 発表標題 ストカスティックコンピューティング回路の利点と課題
3. 学会等名 ソサイエティ大会講演論文集（招待講演）
4. 発表年 2018年

1. 発表者名 可児冬弥, 市原英行, 岩垣剛, 井上智生
2. 発表標題 積の正負分離とシグモイド関数近似を用いたストカスティックニューラルネットワークの演算精度に関する一考察
3. 学会等名 FTC研究会
4. 発表年 2019年

1. 発表者名 前田有希, 市原英行, 岩垣剛, 井上智生
2. 発表標題 耐過渡故障を指向した線形有限状態機械のストカスティック数による状態符号化
3. 学会等名 信学技報DC2018-81
4. 発表年 2019年

1. 発表者名 Hideyuki Ichihara
2. 発表標題 Benefits and Challenges of Stochastic Computing Circuits
3. 学会等名 The 5th International Forum on Advanced Technologies（招待講演）（国際学会）
4. 発表年 2019年

1. 発表者名 市原英行
2. 発表標題 ストカスティックコンピューティングの研究動向
3. 学会等名 DAシンポジウム2017 - システムとLSIの設計技術 - (招待講演)
4. 発表年 2017年

1. 発表者名 Hideyuki Ichihara, Motoi Fukuda, Tsuyoshi Iwagaki, Tomoo Inoue
2. 発表標題 State Assignment for Fault Tolerant Stochastic Computing with Linear Finite State Machines
3. 学会等名 International Test Conference in Asia (ITC-Asia) (国際学会)
4. 発表年 2017年

1. 発表者名 久保田直弥, 藤葉麻紀, 市原英行, 岩垣剛, 井上智生
2. 発表標題 Stochastic Number Generation with Internal Signals of Peripheral Logic Circuits
3. 学会等名 デザインガイア
4. 発表年 2017年

1. 発表者名 久保田直弥, 市原英行, 岩垣剛, 井上智生
2. 発表標題 周辺回路を利用したストカスティック数生成のための 信号線選択アルゴリズムの改良
3. 学会等名 FTC研究会
4. 発表年 2018年

1. 発表者名 Naoya Kubota, Hideyuki Ichihara, Tsuyoshi Iwagaki, Tomoo Inoue
2. 発表標題 Stochastic Number Generation with Internal Signals of Logic Circuits
3. 学会等名 The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (国際学会)
4. 発表年 2016年

1. 発表者名 Motoi Fukuda, Hideyuki Ichihara, Tsuyoshi Iwagaki, Tomoo Inoue
2. 発表標題 Impact of State Assignment on Error Resilient Stochastic Computing with Linear Finite State Machines
3. 学会等名 IEEE Workshop on RTL and High Level Testing (国際学会)
4. 発表年 2016年

1. 発表者名 杉野達美, 市原英行, 岩垣剛, 井上智生
2. 発表標題 ストカスティック反復による積和演算アーキテクチャ
3. 学会等名 電子情報通信学会VLD研究会
4. 発表年 2017年

1. 発表者名 藤葉麻紀, 久保田直弥, 市原英行, 岩垣剛, 井上智生
2. 発表標題 ストカスティックコンピューティングのための 論理回路の内部信号を利用した乱数生成について
3. 学会等名 FTC研究会
4. 発表年 2017年



〔図書〕 計0件

〔産業財産権〕

〔その他〕

-

6. 研究組織

	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考
--	---------------------------	-----------------------	----