

平成 30 年 5 月 23 日現在

機関番号：11301

研究種目：挑戦的萌芽研究

研究期間：2016～2017

課題番号：16K12404

研究課題名(和文) 高信頼性・低電力性を両立する非同期・不揮発メモリベース再構成可能集積回路の開発

研究課題名(英文) Development of Highly-reliable and Low-power reconfigurable VLSI Based on Asynchronous architecture and Non-volatile memory

研究代表者

張山 昌論 (Masanori, Hariyama)

東北大学・情報科学研究科・教授

研究者番号：10292260

交付決定額(研究期間全体)：(直接経費) 2,500,000円

研究成果の概要(和文)：本研究では、次世代不揮発メモリの代表である磁気抵抗メモリ(MRAM)技術と、非同期回路技術を基に、専用LSI並みの高信頼・低電力なFPGA(製造後に回路を変更できるLSI)を開発することを目的とする。自動車・通信インフラ・ビッグデータ処理等の高信頼性が重要となる分野に安価なLSIの提供が期待される。様々な応用に対して高性能化を実現するアーキテクチャを考案した。さらに、MRAMと細流度パワーゲーティングを組み合わせたFPGAアーキテクチャを検討した。

研究成果の概要(英文)：We are aiming at the development of FPGA architecture for high reliability and low power based on the use of MRAM technology and asynchronous architecture. It is expected to be efficiently used for automotive, communication, big data application, and artificial intelligence. We develop architectures for various applications, and consider the FPGA architecture based on the MRAM and asynchronous technologies.

研究分野：情報科学

キーワード：FPGA リコンフィギャラブルコンピューティング

1. 研究開始当初の背景

LSI の開発費の高騰に伴い、製造後に回路をユーザーが変更できる FPGA デバイス (図 1) による専用プロセッサ開発が浸透してきているが、FPGA 内の SRAM メモリセルのソフトウェアにより、カスタム LSI に比べ信頼性が 1 桁程度低い (Xilinx 社のデータ) ため、高い信頼性が要求される分野への応用が難しい現状がある。また、消費電力はカスタム LSI の 10 倍程度大きくなっていることも、大きな問題となっている。申請者等のグループは、不揮発メモリとロジックを融合した“不揮発ロジック”の先駆けとして、強誘電体などを活用した様々な不揮発 FPGA を開発し、電力の大幅な削減を実証した。また、クロック不要な非同期回路に基づき自律的に電源電圧を制御する世界初の低電力 FPGA を開発した。

近年、不揮発メモリとして着目されている MRAM を記憶素子として活用することで、高いソフトウェア耐性を有する FPGA の開発が期待される。MRAM の不揮発性を活用した不揮発ロジック回路と、非同期方式に基づく細粒度回路での自律的電源制御を融合することにより、極めて低消費電力な FPGA を実現できる可能性がある。




図 1: FPGA の基本構成

2. 研究の目的

本研究では、次世代不揮発メモリの代表である磁気抵抗メモリ (MRAM) 技術と、申請者等が世界をリードして開発している非同期回路技術を基に、専用 LSI 並みの高信頼・低電力な FPGA (製造後に回路を変更できる LSI) を開発する。人工衛星・自動車・通信インフラ・ビッグデータ処理等の高信頼性が重要となる分野に安価な LSI の提供が可能となる。具体的な研究項目を以下に示す。

- 1) 高信頼・低消費電力 FPGA の応用の開拓
- 2) 高信頼・低消費電力 FPGA のためのアーキテクチャ
- 3) MRAM ベースの不揮発ロジック回路
- 4) 不揮発性を活用し記憶素子まで電源 OFF できる細粒度電源電圧制御

3. 研究の方法

研究方法を以下に概説する。

- 1) 高信頼・低消費電力 FPGA の応用の開拓

最適な FPGA アーキテクチャは応用分野により異なるため、高信頼・定消費電力 FPGA が有用となる応用処理を調査し、それらの応用において要求される処理性能、消費電力、信頼性などの指標を検討する。重要な応用分野の例としては、自動車・ロボット分野などの組み込み画像処理・信号処理、IoT センサー情報処理、医療機器への組み込み情報処理などである。

- 2) FPGA で実装する応用アーキテクチャ検討・実装
 - 1) で調査した種々の応用に対して、処理アルゴリズムを精査し、FPGA での実装を指向したハードウェアアーキテクチャを検討する。さらに、実際に既存の FPGA を用いて、そのアーキテクチャの有用性を評価する。
- 3) MRAM 回路を用いた場合の FPGA アーキテクチャの検討
 - メモリとして MRAM を用いた場合の FPGA アーキテクチャの検討を行う
- 4) MRAM 回路を用いた FPGA の基本回路の試作・評価
 - MRAM ベース FPGA の基本回路の試作・評価を行う。

4. 研究成果

高信頼・高性能・低消費電力な FPGA が必要とされる応用分野の調査とそれに適する FPGA アーキテクチャの検討を行った。自動車、IoT センサーネットワーク応用、高性能計算システムなどに関して、調査を行った。自動車分野においても、自動運転が注目を浴びており画像処理をはじめとする様々な知能化が取り入れられているため、汎用 CPU では計算が追いつかず、カスタム LSI のニーズが高まっている。しかしながら、コストの面からカスタム LSI を採用するのが容易ではなく、FPGA の活用が望まれている。通常 SRAM ベースの FPGA の信頼性はカスタム LSI と比較して 1/10 以下であり、特に自動車応用ではエンジンルームなどの過酷な環境で使う場合もあるため、SRAM のソフトウェアに起因する問題が深刻になることがわかった。また、高性能計算応用でも、近年 FPGA を用いたカスタムスーパーコンピューティングが注目されつつあり、FPGA を大量に用いたサーバーシステムが現実味を帯びている。そのような環境では FPGA は長期に渡って正常に動作することが望まれるため、その信頼性が極めて重要になることがわかった。画像処理、高性能計算を始めとする様々な応用に対して FPGA を適用し、適するアーキテクチャを検討し、CPU、GPU などとの消費電力の比較を行い、その優位性を明らかにした。また、GPS システムなどの IoT センサシステムにおいて、FPGA の利用可能性を検討し、低消費電力応用に必要な処理・アーキテクチャを整理した。

不揮発メモリを活用した FPGA アーキテク

チャとして、細粒度ダイナミックパワーゲーティングに基づくアーキテクチャを検討した。通常のパワーゲーティングでは、SRAM を用いているためメモリ部分の電源までを OFF することは難しいためメモリ部分の待機時のリーク電流による消費電力が大きくなる。特に、FPGA では回路情報を記憶するためのコンフィグレーションメモリの容量が膨大となるため、メモリ部分のリーク電力が問題となる。もし、未使用時に FPGA の電源を OFF したとすると、電源を ON した際に再度コンフィグレーション情報を FPGA 内に読み込まねばならず、大きなラッシュ電流が生じ、電源電圧の降下や、消費電流の増大によるバッテリーライフの短縮に繋がる。不揮発メモリとして NAND フラッシュ、ReRAM、相転移メモリ、MRAM を比較した結果、MRAM は通常のロジックと同等の電圧で書き込みが可能であり、DC-DC 変換器を持つ必要がなく、そのような観点からも MRAM を用いた不揮発 FPGA は消費電力の観点から他の不揮発メモリを用いた場合よりも有利であることが分かった。FPGA においてパワーゲーティングを時間的かつ空間的に細粒度に行うためには、制御部のオーバーヘッドが大きくなる。特に、通常のクロック同期式回路で FPGA を実現すると、制御部は常に動作しており動的消費電力を消費することになる。その問題を解決するために非同期方式による FPGA アーキテクチャをパワーゲーティングに活用するアーキテクチャを検討した。非同期式回路では動作しない時には動的消費が生じないという利点があるため、細粒度パワーゲーティングの制御回路として適する。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文] (計 7 件)

- (1) “An FPGA Accelerator for PatchMatch Multi-View Stereo Using OpenCL”, Shunsuke Tatsumi, Masanori Hariyama, Koichi Ito, Takafumi Aoki, Journal of Real-Time Image Processing, pp. 1-13, (2018) 査読有
DOI:10.1007/s11554-017-0745-9
- (2) “Automatic Optimization of OpenCL-Based Stencil Codes for FPGAs and Its Evaluation”, Tsukasa Endo, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Information Engineering Express, Vol. 3, No. 4, pp. 77-90 査読有 (2017)
- (3) “OpenCL-Based Implementation of an FPGA Accelerator for Molecular Dynamics Simulation”, Hasitha Muthumala Waidyasooriya, Masanori Hariyama and Kota Kasahara,

Information Engineering Express, International Institute of Applied Informatics, Vol. 3, No. 2, pp. 11-23 (2017) 査読有

- (4) “OpenCL-Based FPGA-Platform for Stencil Computation and Its Optimization Methodology”, Hasitha Muthumala Waidyasooriya, Yasuhiro Takei, Shunsuke Tatsumi and Masanori Hariyama, IEEE Transactions on Parallel and Distributed Systems, Vol. 28, No. 5, pp. 1390-1402 (2017-05-01), 査読有
DOI:10.1109/TPDS.2016.2614981
 - (5) “OpenCL-Based FPGA Accelerator for 3D FDTD with Periodic and Absorbing Boundary Conditions”, Hasitha Muthumala Waidyasooriya, Tsukasa Endo, Masanori Hariyama and Yasuo Ohtera, International Journal of Reconfigurable Computing, Volume 2017, Article ID 6817674 (2017) 査読有
DOI:10.1155/2017/6817674
 - (6) “An FPGA Accelerator for Molecular Dynamics Simulation Using OpenCL”, Hasitha Muthumala Waidyasooriya, Masanori Hariyama and Kota Kasahara, International Journal of Networked and Distributed Computing, Vol. 5, No. 1, pp. 52-61 (2017-01-01). 査読有
DOI:10.2991/ijndc.2017.5.1.6
 - (7) “Evaluation of an OpenCL-Based FPGA Platform for Particle Filter”, S. Tatsumi, M. Hariyama, and N. Ikoma, Journal of Advanced Computational Intelligence and Intelligent Informatics (JACIII), Vol. 20, No. 5, pp. 743-754 (2016) 査読有
DOI: 10.20965/jaciii.2016.p0743
- [学会発表] (計 19 件)
- (1) “LDA ベース推論のための FPGA アクセラレータ設計”, 小野 泰輔, Waidyasooriya Hasitha Muthumala, 張山 昌論, 石垣 司, 第 32 回信号処理シポジウム (2017)
 - (2) “OpenCL を用いたステンシル計算用 FPGA アクセラレータの最適設計”, 遠藤 司, Waidyasooriya Hasitha Muthumala, 張山 昌論, 第 32 回信号処理シポジウム (2017)
 - (3) “離散最適化問題のための FPGA ベース k-out-of-n 生成器の構成”, 平舘 侑樹, Waidyasooriya Hasitha Muthumala, 張山 昌論, 第 32 回信号処理シポジウム (2017)
 - (4) “Architecture of an FPGA Accelerator for LDA-Based Inference”,

- Taisuke Ono, Hasitha Muthumala Waidyasooriya, Masanori Hariyama and Tsukasa Ishigaki, 18th IEEE/ACIS International Conference on Software Engineering, Artificial Intelligence, Networking and Parallel/Distributed Computing (SNPD), pp. 357-362 (2017)
- (5) "Automatic Optimization of OpenCL-Based Stencil Codes for FPGAs", Tsukasa Endo, Hasitha Muthumala Waidyasooriya and Masanori Hariyama, 18th IEEE/ACIS International Conference on Software Engineering, Artificial Intelligence, Networking and Parallel/Distributed Computing, Springer International Publishing, pp. 75-89 (2017)
- (6) "LDA ベース推論のための FPGA アクセラレータのアーキテクチャ", 小野 泰輔, Waidyasooriya Hasitha Muthumala, 張山昌論, 石垣 司, LSI とシステムのワークショップ 2017 (2017)
- (7) "FPGA 用 OpenCL コードの自動最適化とステンシル計算への応用", 遠藤 司, Hasitha Muthumala Waidyasooriya, 張山昌論, LSI とシステムのワークショップ 2017 (2017)
- (8) "高精度 GPS を用いた子供の行動解析とその応用", 張山昌論, 奥村 悠人, 宮本 直人, 小柴 満美子, 渡辺 英則, 伊藤 幸子, 嶋崎 さなえ, 久保田 健夫, 仙田 満, 谷口 新, 計測自動制御学会 東北支部 第 309 回研究集会 (2017)
- (9) "OpenCL を用いた FDTD 計算用 FPGA プラットフォームの開発", Waidyasooriya Hasitha Muthumala, 張山昌論, 大寺康夫, 2016 年電子情報通信学会ソサイエティ大会, CS-2-8 (2016)
- (10) "OpenCL を用いた PatchMatch Stereo 向け FPGA アクセラレータの設計", 立見駿介, 張山昌論, 伊藤康一, 青木孝文, 第 19 回 画像の認識・理解シンポジウム (MIRU2016), PS1-56 (2016)
- (11) "OpenCL を用いた PatchMatch Stereo 向け FPGA アクセラレータの設計と性能評価", 立見駿介, 張山昌論, 伊藤康一, 青木孝文, 2016 年映像情報メディア学会年次大会 (ITE Annual Convention 2016), 22C-1 (2016)
- (12) "OpenCL を用いたパーティクルフィルタ用 FPGA プラットフォームの評価", 張山昌論, 立見駿介, 生駒哲一, 電子情報通信学会技術報告 (信学技報), リコンフィギャラブルシステム研究会, Vol. 116, No. 53, RECONF2016-22, pp. 109-113 (2016)
- (13) "OpenCL を用いた位相限定相関法のための FPGA アクセラレータの評価", 張山昌論, 立見駿介, 伊藤康一, 青木孝文, 電子情報通信学会技術報告 (信学技報), リコンフィギャラブルシステム研究会, Vol. 116, No. 53, RECONF2016-21, pp. 103-108 (2016)
- (14) "OpenCL を用いた FDTD 計算向け FPGA プラットフォーム", ウィッデヤスーリヤ ハシタ ムトゥマラ, 張山昌論, 大寺康夫, 電子情報通信学会技術報告 (信学技報), エレクトロニクスシミュレーション研究会, Vol. 116, No. 56, EST2016-4, pp. 17-20 (2016)
- (15) "OpenCL を用いたパーティクルフィルタ用 FPGA プラットフォームの評価", 張山昌論, 立見駿介, 生駒哲一, 電子情報通信学会技術報告 (信学技報), リコンフィギャラブルシステム研究会, Vol. 116, No. 53, RECONF2016-22, pp. 109-113 (2016)
- (16) "OpenCL を用いた位相限定相関法のための FPGA アクセラレータの評価", 張山昌論, 立見駿介, 伊藤康一, 青木孝文, 電子情報通信学会技術報告 (信学技報), リコンフィギャラブルシステム研究会, Vol. 116, No. 53, RECONF2016-21, pp. 103-108 (2016)
- (17) "OpenCL を用いた分子動力学用 FPGA アクセラレータの設計", ウィッデヤスーリヤ ハシタ ムトゥマラ, 張山昌論, 笠原浩太, 電子情報通信学会技術報告 (信学技報), リコンフィギャラブルシステム研究会, Vol. 116, No. 53, RECONF2016-4, pp. 13-16 (2016)
- (18) "OpenCL を用いたステンシル計算向け FPGA プラットフォームの設計", ウィッデヤスーリヤ ハシタ ムトゥマラ, 張山昌論, 電子情報通信学会技術報告 (信学技報), リコンフィギャラブルシステム研究会, Vol. 116, No. 53, RECONF2016-3, pp. 9-12 (2016)
- (19) "OpenCL を用いたステンシル計算向け FPGA プラットフォーム", ウィッデヤスーリヤ ハシタ ムトゥマラ, 立見駿介, 張山昌論, 第 154 回 ハイパフォーマンスコンピューティング研究会 (2016)

6. 研究組織

(1) 研究代表者

張山 昌論 (HARIYAMA, Masanori)
 東北大学・大学院情報科学研究科・教授
 研究者番号：10292260