# 科学研究費助成事業

研究成果報告書

令和 元年 5 月 3 0 日現在

機関番号: 13901
研究種目: 挑戦的萌芽研究
研究期間: 2016 ~ 2018
課題番号: 16K14546
研究課題名(和文)シリコンナノワイヤアレイを用いた革新的大容量蓄電デバイスの開発
研究課題名(英文)Development of innovative storage devices using silicon nanowire arrays
研究代表者
黒川 康良(Kurokawa, Yasuyoshi)
石山座八子・上子研九科・准教授
研究者番号:0 0 5 8 8 5 2 7
交付決定額(研究期間全体):(直接経費) 2,900,000円

研究成果の概要(和文):Metal assisted chemical etching法により作製したシリコンナノワイヤ(SiNW)ア レイと原子層堆積法による誘電膜を組み合わせることで、新規大容量蓄電デバイスの開発を行った。高誘電率お よび低リーク電流をねらい、AI203/Ti02/AI203(ATA)積層膜を用い、SiNW MOSキャパシタ構造を作製した。透 過電子顕微鏡像からATA積層膜の各層の階厚が3.7nm/15.2nm/3.6nmであることがわかり、ATAはSiNW表面を完全に 被覆していることを確認した。C-V特性より、長さ8µmで84µF/cm2の静電容量を得ることができ、これまでにない大容量化に成功した。

研究成果の学術的意義や社会的意義 Siナノワイヤ(SiNW) MOSキャパシタは、3次元ナノ構造の非常に大きな表面積を利用することにより、平板のMOS キャパシタと比べて大きな静電容量を得ることができる。また、電解液を使用しないため、長寿命・メンテナン スフリーである。しかし、作製方法の問題から最大で18µF/cm2の静電容量に留まっていた。本研究にて新たに 高誘電率および低リーク電流をねらったAI203/Ti02/AI203 (ATA)積層膜をSiNW MOSキャパシタに導入し、84µ F/cm2のこれまでにない高い静電容量を得ることができた。金属電極構造の最適化によりさらなる大容量化が可 能であり、実用化に近づく大きな成果である。

研究成果の概要(英文): Development of innovative storage devices with silicon nanowire (SiNW) arrays was researched. SiNW arrays were prepared by the metal assisted chemical etching method, which enables us to obtain SiNW arrays easily in a large area. To obtain dielectric materials with high-k and low leakage current, Al203/Ti02/Al203 stack layers were deposited on SiNW arrays by atomic layer deposition. From a high-angle annular dark field scanning transmission electron microscopy (HAADF-STEM) image, the thicknesses of each layer in the ATA stack layer were 3.7nm/15. 2nm/3.6nm and the SiNW arrays were covered with the ATA stack layer completely. When the length of SiNW arrays was 8  $\mu$ m, the electrostatic capacity of the SiNW MOS capacitor reached 84 $\mu$ F/cm2, which is the highest value in the SiNW MOS capacitors reported before.

研究分野:半導体物性

キーワード: ナノ材料 電子デバイス・機器 電子・電気材料 表面・界面物性 半導体物性 蓄電デバイス IoT

様 式 C-19, F-19-1, Z-19, CK-19 (共通) 1. 研究開始当初の背景

近年,太陽電池の生産量は年々増加しており, 2015年は全世界で50GWを超える見込みである。 電力系統に接続される太陽電池の量が増えると, その出力変動に対して火力発電や水力(揚水)発 電などが調整できる許容範囲を逸脱する可能性が 指摘されている[1]。このことから,新たな仕組み による調整力の確保が必要となる。その一つの手 法として蓄電デバイスを活用した需給制御システ ムがある。その蓄電デバイスの候補として,最近 では大容量リチウムイオン電池の開発が進んでお り,電力貯蔵用として実用化が進んでいる。しか しながら,過放電による劣化やサイクル寿命が短 いこと,保守管理が不可欠であることが課題とし て挙げられる。

これまでの研究で図1に示すような直径 30nm のシリコンナノワイヤ(SiNW)アレイの作製に成 功している[2]。また、SiNWのような高アスペクト 比を有する構造表面全体に膜厚を制御して、誘電 体膜(Al<sub>2</sub>O<sub>3</sub>)を堆積することにも成功している[3]。 これらを組み合わせることで図2のような SiNW を利用した大容量キャパシタを開発する。

[1] 太陽電池技術ハンドブック(オーム社)2013年
[2] Kato Shinya *et al.*, Jpn. J. Appl. Phys. **51** (2012) 02BP09.
[3] Kato Shinya *et al.*, Nanoscale Res. Lett., **8** (2013) 361.

2. 研究の目的

本研究の目的は SiNW を用いた新型大容量キャパシタの開発である。研究代表者は直径や密度を制御した SiNW アレイの作製を行うことができる。また、そのような高アスペクト比を有する構造表面に隙間なく誘電体膜を堆積する技術も有している。これらの技術を組み合わせ、SiNW の長さや誘電体材料を調整することで大容量キャパシタの開発を行う。このようなキャパシタは電解液を使用しないため長寿命・高耐圧・高耐熱であり、メンテナンスフリーといった特徴も有する。

#### 3. 研究の方法

SiNW を比較的簡単に大面積に作製できる Metal assisted chemical etching (MACE) 法を用い て SiNW アレイを作製する。誘電体膜については原子層堆積法 (ALD) を用いて Al<sub>2</sub>O<sub>3</sub>を作製 し,ポストアニールにてリークパスが少なく,高い誘電率が得られる条件を探索する。比誘電率 評価のため、平板にてキャパシタ構造を作製し、電気的特性を評価する。平板での動作確認成功 後,SiNW アレイに Al<sub>2</sub>O<sub>3</sub>を形成し,SiNW キャパシタ構造を作製する。構造評価や電気的特性評 価を行い、高容量・低リーク電流が得られる知見を収集する。これと並行して、高誘電体薄膜で ある TiO<sub>2</sub> と絶縁性の高い Al<sub>2</sub>O<sub>3</sub>を組み合わせた積層膜 (Al<sub>2</sub>O<sub>3</sub>/TiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>: ATA) を ALD にて作 製する。積層膜の膜厚比の最適化やピンホール抑制などにより高誘電率かつ低リーク電流が得 られる条件を探索する。最終的には Al<sub>2</sub>O<sub>3</sub> と ATA を置換することで SiNW キャパシタ構造を作 製し、その電気的特性を評価し、大容量化に必要となる知見を得る。



表1 研究年次計画



図 1:申請者が開発した直径 30nm の SiNW アレイ(断面 SEM&TEM)



図2:目標とする SiNW MOS キャパシタ の構造

## (1) 平成28年度

SiNW アレイの作製条件と誘電体薄膜の製膜条件の 最適化を行う。SiNW アレイは図3のような MACE 法 を用いる[2]。長さはエッチング時間により調節する。 作製された試料を走査型電子顕微鏡(SEM),透過型 電子顕微鏡(TEM)により構造評価を行う。誘電体薄 膜としては、研究代表者が作製の経験があり、作製が 比較的簡単な Al<sub>2</sub>O<sub>3</sub>から始める[3]。堆積方法は ALD 法 を用い、トリメチルアルミニウムと H<sub>2</sub>O により作製を 行う。ポストアニールによる結晶化や水の除去が誘電 体膜の特性を大きく変化させると考えられるため、ポ ストアニールを行い, FT-IR による結合状態解析を行う。 また、リークパスとなるピンホールの形成についても 評価する。アニール後の試料を用いて平面型キャパシ タ構造作製し、静電容量・比誘電率を計測する。これ により、ポストアニールが電気的特性に与える影響を 確認する。

## (2) 平成29年度

平成28年度に得られた知見をもとに、Al<sub>2</sub>O<sub>3</sub>を SiNW アレイに堆積し、図4に示すようなSiNW Metal-Oxide-Semiconductor (MOS)型キャパシタ構造 を作製する。作製されたSiNWキャパシタの構造評価 をSEM&TEM により行う。作製されたキャパシタの 静電容量評価・漏れ電流評価を行い、現状の構造の問 題点を探る。特にAl<sub>2</sub>O<sub>3</sub>の成長条件やSiNW表面状 態がリークパス形成に寄与するため、リーク電流と Al<sub>2</sub>O<sub>3</sub>/SiNW 界面状態の関連を明らかにする。これと 並行して、誘電体薄膜として高誘電率および高い絶 縁性を有するATAの作製をALD法により行う。高 い誘電率を得るためにはATA中のTiO<sub>2</sub>薄膜の割合 が重要であるので、Al<sub>2</sub>O<sub>3</sub>とTiO<sub>2</sub>の膜厚比を変化さ せたものを作製する。エネルギー分散型X線分析

(EDS)による組成分析・FT-IRによる結合状態解析 などを行い,高い誘電率・良質な結晶構造が得られ る条件を探索する。また,得られた ATA を用いて平 板構造でキャパシタ構造を作製し,作製したキャパ シタの電気的特性を評価する。

### (3) 平成30年度

平成29年度に得られた知見をもとに、ATA を SiNW アレイに堆積し、図4に示すような SiNW キ ャパシタ構造を作製する。作製された SiNW キャパ シタの構造評価を SEM&TEM により行う。また、 HAADF-STEM 像から ATA 誘電膜が SiNW を被覆し ている様子を確認する。作製したキャパシタの電気 的特性を評価し、静電容量評価・漏れ電流評価を行 い、現状の問題点を探る。

### 4. 研究成果

#### (1) 平成28年度

SiNW アレイの作製と誘電体薄膜の製膜・平面型 キャパシタ構造の作製を行った。SiNW アレイを Metal assisted chemical etching (MACE) 法を用いて 作製した。p型Si 基板上に無電解めっき法により銀 ナノ粒子を堆積した。その後, 過酸化水素水とフッ 酸の混合溶液にその試料を浸漬し, MACE 法による



図 3 :MACE 法による SiNW アレイの 作製プロセス



図 4:目標とする SiNW MOS キャパシ タの概略図



図 5:作製した SiNW アレイの断面 SEM 像(Al<sub>2</sub>O<sub>3</sub> 製膜後)



図 6 :Al<sub>2</sub>O<sub>3</sub>を用いたフラット Si MOS キ ャパシタと SiNW MOS キャパシタの C-V 特性

エッチングを試みた。この際, エッチング時間 2 分と 5 分の試料を作製した。図 5 に示す SEM による構造評価により, エッチング時間 2 分の試料では長さ 1.4µm, 5 分の試料では 3.5µm の SiNW アレイが形成していることがわかった。このように長さの異なる SiNW アレイを得ることに成功した。

誘電体膜として Al<sub>2</sub>O<sub>3</sub>を ALD 法により作製した。原料にトリメチルアルミニウムと水を用い、 それらを交互に供給することで Al<sub>2</sub>O<sub>3</sub>層を堆積した。この際, 基板温度は 200℃とした。シリコン表面の欠陥低減を目的として, ランプアニール炉を用いて, フォーミングガス雰囲気中で400℃, 30 分間の熱処理を行った。堆積後の電子顕微鏡による構造評価により, Al<sub>2</sub>O<sub>3</sub>膜が SiNW の根元から先端まで一様に製膜できていることを確認した。本結果は SiNW キャパシタ構造を作製する上で非常に重要な知見である。

平面 Si 基板上に Al<sub>2</sub>O<sub>3</sub> 膜とアルミニウム電極を堆 積することで、キャパシタ構造を作製し、キャパシ タンス評価を行った。その結果、平面型構造でキャ パシタ動作を確認することができ、静電容量  $0.3\mu$ F/cm<sup>2</sup>を得ることができた(図6黒線)。また、 Al<sub>2</sub>O<sub>3</sub> 堆積後のポストアニールにより、リーク電流 が低減することを確認できた。

## (2) 平成29年度

SiNW 上に Al<sub>2</sub>O<sub>3</sub> 薄膜を堆積し, SiNW MOS 型キャ パシタ構造の作製を試みた。SiNW は, 銀の無電解め っきと Metal assisted chemical etching (MACE)法を用 いて作製した。ALD 法を用いて, 200 サイクル, 200<sup>°</sup>C の製膜条件で Al<sub>2</sub>O<sub>3</sub> を SiNW 上に製膜した。原料と してトリメチルアルミニウムと H<sub>2</sub>O を用いた。製膜 後, フォーミングガス雰囲気中で 400<sup>°</sup>C, 30 分間の熱 処理を施した。次に, 真空蒸着法を用いて, Al 電極を SiNW 面に作製した。裏面電極として InGa を塗布し た後, 容量-電圧(C-V)特性の測定を行った。

図6の赤線および青線がそれぞれ長さ1.4µm および 3.5µm の SiNW を用いたときの MOS キャパシタ の C-V 特性である。SiNW MOS キャパシタの静電容量は負バイアスの蓄積領域にて *l*=1.4µm のとき 1.0µF/cm<sup>2</sup>, *l*=3.5µm のとき 2.0 µF/cm<sup>2</sup>を得ることができた。*l*=3.5µm のときの値はフラット基板上のものの約 6.7 倍であった。これは、SiNW 構造を用いることで、表面積が増加し、蓄積する電荷量が増加したことを示す結果である。一方、SiNW を用いたサンプルは周波数による分散が大きくなった。Al<sub>2</sub>O<sub>3</sub>界面の構造欠陥がフラットなものと比べて多いことが予想され、界面構造の改善が今後の課題である。

さらなる静電容量向上のため、比誘電率の高い TiO<sub>2</sub>を利用し、Al<sub>2</sub>O<sub>3</sub>/TiO<sub>2</sub>積層構造をSiフラット基 板上に作製することを試みた。TiO<sub>2</sub>の原料には tetrakisdimethylaminotitanium (TDMAT)とH<sub>2</sub>Oを用 いた。Siフラット基板に作製した MOS キャパシタ の静電容量は、Al<sub>2</sub>O<sub>3</sub>だけのものと比べておよそ2倍 ほどに増加していた。これは、TiO<sub>2</sub>薄膜層を挿入する ことで比誘電率が増加したことによると考えられる。

## (3) 平成30年度

SiNW MOS キャパシタのさらなる大容量化に向け て、ALD 法での製膜が容易で比較的大きな比誘電率 を持つ Al<sub>2</sub>O<sub>3</sub>/TiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>スタック誘電膜(ATA)に着 目した。TiO<sub>2</sub> 単膜はバンドギャップが 3.3eV 程度と 小さいため、特に薄膜ではリーク電流が非常に大き くなる。そこで、バンドギャップが 8eV 程度と大き なAl<sub>2</sub>O<sub>3</sub>を組み合わせた ATA は高誘電率かつ低リー ク電流な誘電膜として期待できる。本実験では Al<sub>2</sub>O<sub>3</sub>(25 nm), Al<sub>2</sub>O<sub>3</sub>(4.5 nm)/TiO<sub>2</sub>(16 nm)/Al<sub>2</sub>O<sub>3</sub>(4.5



図7: ATA 製膜後の SiNW アレイの(a) 断面 SEM 像および(b-d) 各原子の EDS マッピング像







図9:ATAを用いた SiNW MOS キャパ シタの(a) C-V 特性 (b) C-V 特性 (負バイ アス下)および(c) I-V 特性

nm)の誘電膜を SiNW MOS キャパシタに適用し、電気的特性を評価した。MACE 法を用いて SiNW アレイを作製し、エッチングを行っていない Si 基板とともに ALD で ATA を製膜した。 この際、製膜温度 200℃で製膜を行った。フラット Si 基板を用いた MOS キャパシタの C-V 特 性を測定し、誘電膜の比誘電率を算出したところ、ATA の比誘電率は 19.8 であり、Al<sub>2</sub>O<sub>3</sub>の 2.25 倍となっていることがわかった。誘電膜中の TiO<sub>2</sub>の存在が比誘電率を増加させた結果と言える。 Al<sub>2</sub>O<sub>3</sub>を用いたサンプルは 10<sup>-8</sup> A/cm<sup>2</sup>程度のリーク電流で測定した全電圧範囲で安定していた。 一方,ATA を用いたサンプルはダイオード特性が得られたが,その値は 10<sup>-3</sup>A/cm<sup>2</sup> 以下の抑え られた。光学顕微鏡で表面状態を確認したがピンホールの存在は確認できなかった。そのため, 膜中の欠陥によるリークパスによるものと予想される。

図7は ATA 製膜後の SEM 像および各種元素の EDS マッピング像を示す。図7(a)より長さ 8µm の SiNW アレイが Si 基板上に形成していることがわかる。EDS マッピング像から, Al, Ti, Oともに SiNW 全体に分布しており、ATA が SiNW 表面全体に存在することを示唆している。 図8はSiNWの輪切り断面(HAADF-STEM像を示している。Al2O3/TiO2/Al2O3の各層の膜厚が 3.7nm/15.2nm/3.6nm であることがわかり, おおよそ想定通りの膜厚で ATA が形成していること がわかった。また、ATAは SiNWの形状にかかわらず SiNW 表面を完全に被覆していることが わかる。図9(a)は ATA を用いた SiNW MOS キャパシタ構造の C-V 測定結果を示している。蓄 積領域側静電容量が 5.9μF/cm<sup>2</sup> であることがわかった。これはフラット Si 基板に ATA を組み合 わせた場合の 8.4 倍となる。SiNW の大きな表面積によるものと考えられる。さらに大きな負バ イアス印加時にはさらなる静電容量の増加が確認され、V=-10Vにて84 μF/cm<sup>2</sup>の静電容量を得 ることができ、これまでにない大容量化に成功した(図9(b))。図9(c)は ATA 誘電膜を用いた SiNW MOS キャパシタのリーク電流特性を示す。Al<sub>2</sub>O<sub>3</sub>誘電膜を用いた場合と同様にフラット MOS キャパシタよりも SiNW MOS キャパシタのほうが大きなリーク電流が得られた。一方, ナノワイヤ長さが長いほうがリーク電流が全電圧範囲にわたって小さくなるという知見も得ら れたことから、SiNWの長さを長くすることによりリーク電流の低減を図ることが重要である。 本研究では、金属電極の最適化まで行うことができなかったが、現状では電極が SiNW 全体を 被覆できておらず,静電容量をロスする原因となっている。金属電極の作製方法を変えること でさらなる静電容量向上が可能である。

5. 主な発表論文等

〔雑誌論文〕(計 8 件)

- 1. Kato Shinya, <u>Kurokawa Yasuyoshi</u>, Gotoh Kazuhiro, Soga Tetsuo, "Fabrication of a Silicon Nanowire Solar Cell on a Silicon-on-Insulator Substrate", Applied Sciences, 査読あり, 9, 2019, 818, 10.3390/app9050818.
- 2. Kato Shinya, <u>Kurokawa Yasuyoshi</u>, Gotoh Kazuhiro, Soga Tetsuo, "Silicon Nanowire Heterojunction Solar Cells with an Al<sub>2</sub>O<sub>3</sub> Passivation Film Fabricated by Atomic Layer Deposition", Nanoscale Research Letters, 査読あり, 14, 2019, 99, 10.1186/s11671-019-2930-1.
- 3. <u>Kurokawa Yasuyoshi</u>, Nezasa Ryota, Kato Shinya, Miyazaki Hisashi, Takahashi Isao, Usami Noritaka, "Fabrication of silicon nanowire based solar cells using TiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub> stack thin films", MRS Advances, 査読あり, 2018, 1-8, 10.1557/adv.2018.40.
- 4. Mochizuki Takeya, Gotoh Kazuhiro, <u>Kurokawa Yasuyoshi</u>, Yamamoto Takahisa, Usami Noritaka, "Local Structure of High Performance TiOx Electron-Selective Contact Revealed by Electron Energy Loss Spectroscopy", Advanced Materials Interfaces, 査読あり, 6, 2018, 1801645, 10.1002/admi.201801645.
- 5. Mochizuki Takeya, Gotoh Kazuhiro, Ohta Akio, Ogura Shohei, <u>Kurokawa Yasuyoshi</u>, Miyazaki Seiichi, Fukutani Katsuyuki, Usami Noritaka, "Activation mechanism of TiO<sub>x</sub> passivating layer on crystalline Si", Applied Physics Express, 査読あり, 11, 2018, 102301, 10.7567/APEX.11.102301.
- 6. Sei Miki, <u>Kurokawa Yasuyoshi</u>, Kato Shinya, Usami Noritaka, "Investigation of effective near-infrared light-trapping structure with submicron diameter for crystalline silicon thin film solar cells", 査 読 あ り, Japanese Journal of Applied Physics, 57, 2018, 08RB21, 10.7567/JJAP.57.08RB21.
- 7. Nezasa Ryota, <u>Kurokawa Yasuyoshi</u>, Usami Noritaka, "Evaluation of Si Nanowire MOS Capacitor Using High-k Dielectric Materials", 査読あり, Proceedings of the IEEE NANO 2018, 2018, 10.1109/NANO.2018.8626356.
- 8. <u>Kurokawa Yasuyoshi</u>, Yano Mitsugu, Miyajima Shinsuke, and Yamada Akira, "Bandgap tuning of silicon nanowire arrays for application to all-silicon tandem solar cells", Japanese Journal of Applied Physics, 査読あり, 56, 2017, 04CS03/1-5, 10.7567/JJAP.56.04CS03.

〔学会発表〕(計 17 件)

- <u>Kurokawa Yasuyoshi</u>, "Silicon Nanostructure for Solar Cell Applications", Advanced Functional Materials Spectroscopy & Electrochemistry Congress, Stockholm, Sweden (招待講演) (国際学 会), 2019.
- 2. <u>Kurokawa Yasuyoshi</u>, Kato Shinya, Usami Noritaka, "Effective Near-Infrared Light-Trapping Silicon Nanowire Structure for Crystalline Silicon Thin Film Solar Cells", Japan-Korea PV Joint Student Seminar (国際学会), 2019.
- 3. Miyagawa Shinsuke, Mochizuki Takeya, Gotoh Kazuhiro, <u>Kurokawa Yasuyoshi</u>, and Usami Noritaka, "Influence of Light Soaking on c-Si Surface Passivation by Atomic Layer Deposited Titanium Oxide", Japan-Korea PV Joint Student Seminar (国際学会), 2019.

- 4. 望月 健矢,後藤 和泰, <u>黒川康良</u>, 宇佐美 徳隆, "ALD 法で作製した TiO<sub>x</sub> 電子選択層の積 層化による電気的特性の制御", 第 66 回応用物理学会春季学術講演会, 2019.
- 5. 望月 健矢, 後藤 和泰, 北條 智彦, <u>黒川康良</u>, 秋山 英二, 宇佐美 徳隆, "ALD 法で作製し た法で作製した TiO<sub>x</sub>/SiO<sub>x</sub>/結晶 Si ヘテロ界面のパッシベーョン効果発現メカニズム ~水 素原子脱離の影響~", 第 66 回応用物理学会春季学術講演会, 2019.
- 6. 根笹良太, <u>黒川康良</u>, 宇佐美徳隆, "高誘電率材料を用いた Si ナノワイヤ MOS キャパシタ の特性評価", 第 65 回 応用物理学会 春季学術講演会, 2018.
- Mochizuki Takeya, Gotoh Kazuhiro, <u>Kurokawa Yasuyoshi</u>, and Usami Noritaka, "Impact of interlayers on thermal stability of TiO<sub>x</sub> passivating layer deposited by atomic layer deposition", 10th International Workshop on Crystalline Silicon for Solar Cells (国際学会), 2018.
- Sei Miki, <u>Kurokawa Yasuyoshi</u>, Kato Shinya, Kazuhiro Gotoh, Usami Noritaka, "EFFECT OF NOVEL SUB-MICRON STRUCTURE FABRICATED ONTO CRYSTALLINE SILICON ON OPTICAL PROPERITES AND MINORITY CARRIER LIFETIME", Grand Renewable Energy 2018 (国際学会), 2018.
- Mochizuki Takeya, Gotoh Kazuhiro, Ohta Akio, <u>Kurokawa Yasuyoshi</u>, Miyazaki Seiichi, Yamamoto Takahisa, Usami Noritaka, "Local structure of high performance TiO<sub>x</sub> passivating layer revealed by electron energy loss spectroscopy", The 7th World Conference on Photovoltaic EnergyConversion (WCPEC-7) (国際学会), 2018.
- 根笹良太,清美樹,<u>黒川康良</u>,宇佐美徳隆,"薄型結晶 Si 太陽電池応用に向けたサブミクロン Si ナノワイヤ構造の作製と評価",第15回「次世代の太陽光発電システム」シンポジウム,2018.
- 11. Nezasa Ryota, <u>Kurokawa Yasuyoshi</u>, Usami Noritaka, "Evaluation of Si Nanowire MOS Capacitor Using High-k Dielectric Materials", IEEE NANO 2018 (国際学会), 2018.
- 12. 望月健矢,後藤和泰, <u>黒川康良</u>,山本剛久,宇佐美徳隆,"電子エネルギー損失分光法を用いた高パッシベーション性能 TiO<sub>x</sub>/SiO<sub>x</sub> ヘテロ界面の局所構造の解明",第79回応用物理学会秋季学術講演会,2018.
- 13. 望月健矢,後藤和泰, <u>黒川康良</u>,山本剛久,宇佐美徳隆, "超薄膜 TiO<sub>x</sub>/結晶 Si 界面における 酸素・水素原子の挙動",第12回 物性科学領域横断研究会, 2018.
- 14. Gotoh Kazuhiro, <u>Kurokawa Yasuyoshi</u>, Yamamoto Takahisa, Usami Noritaka, "Local analysis of TiO<sub>x</sub>/SiO<sub>x</sub> stack with excellent electrical properties for carrier selective contact", The Forum on the Science and Technology of Silicon Materials 2018 (国際学会), 2018.
- 15. Nezasa Ryota, <u>Kurokawa Yasuyoshi</u>, and Usami Noritaka, "Fabrication of a Si Nanowire MOS Capacitor for the Application to Energy Storage Devices", International Conference on Solid State Devices and Materials (SSDM 2017) (国際学会), 2017.
- 16. <u>Kurokawa Yasuyoshi</u>, Nezasa Ryota, Kato Shinya, Miyazaki Hisashi, Takahashi Isao, and Usami Noritaka, "Performance Improvement of Silicon Nanowire Based Solar Cells Using Al<sub>2</sub>O<sub>3</sub>/TiO<sub>2</sub> Passivation Films", 2017 MRS Fall Meeting & Exhibit (国際学会), 2017.
- 17. 根笹良太, <u>黒川康良</u>, 宇佐美徳隆, "大容量蓄電デバイス応用に向けた Si ナノワイヤ MOS キャパシタの作製", 日本学術振興会第 175 委員会 第 14 回「次世代の太陽光発電システ ム」シンポジウム, 2017.

〔産業財産権〕 o出願状況(計 1 件)

名称:光吸収体 発明者:<u>黒川康良</u> 権利者:<u>黒川康良</u> 種類:特願 番号:2017-070019 出願年:2017 年 国内外の別: 国内

[その他]

ホームページ:宇佐美・黒川研究室 <u>http://www.numse.nagoya-u.ac.jp/photonics/</u> アウトリーチ活動:1. PV JAPAN 2018 パシフィコ横浜 2018/6/20-22, 2. テクノフェア名大 2018 名古屋大学 2018/10/20, 3. PV JAPAN 2017 パシフィコ横浜 2017/7/5-7, 4. テクノフェア名大 2017 名古屋大学 2017/10/21, 5. PV JAPAN 2016 パシフィコ横浜 2016/6/29-7/1

6. 研究組織

※科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等については、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属されます。