研究成果報告書 科学研究費助成事業



今和 3 日現在 2 年 6月

機関番号: 23201
研究種目:基盤研究(C)(一般)
研究期間: 2017~2019
課題番号: 17K00090
研究課題名(和文)深層学習及び脳型コンピューティングに向けた超近接有線通信に関する研究
研先課題名(央文) A short haut interconnect on 3Dics for neuromorphic computing and deep learning application
研究代表者
吉河 武文(Yoshikawa, Takefumi)
富山県立大学・工学部・教授
研究者番号:60636702
交付決定額(研究期間全体):(直接経費) 3,400,000円

研究成果の概要(和文):本研究課題は、三次元実装された高密度なLSIチップ間において、その積層方向に延伸するThrough Silicon Via(TSV)で消費する電力を低減させることを目的としている。この消費電力の低減には、電荷再利用型の伝送方式を提案するとともに、その効果について、数式的なアプローチにより定量的に明確化した。このアプローチにより、32~64ビットバスが適切であることを示唆するとともに、このバス幅において特殊な半導体プロセスを使った従来例と同等の電力効率を標準CMOSプロセスで実現できることを示した。そして、該伝送方式を実現する半導体チップを、65nmCMOSプロセスを用いて実際に設計試作した。

研究成果の学術的意義や社会的意義 IoTやディープラーニングにおいて、膨大なデータを処理するには、ハイパフォーマンスな計算ユニット、すな わち半導体LSIが必要である。このような半導体LSIの高性能化の手段として3次元実装LSIがあり、これは今後の ハイパフォーマンスコンピューティング(HPC)には欠かせないものとなってくる。一方、データサーバーへの 膨大な冷却電力需要で分かるように、高性能化と同時に低消費電力化を実施しないと実社会で役立てない。した がって、HPCを実社会で活用し豊かで持続的な高度情報に社会を実現するために、3次元実装LSI内のデータ通信 にかかる電力を削減するとともに、その設計メソドロジを示した。

研究成果の概要(英文): This research aims for power reduction on Through Silicon Vias (TSVs) which extend in the stacking direction between three-dimensionally mounted high-density LSI chips. For the power reduction, we proposes charge recycling transmission scheme of stacked I/O configuration. In the proposed scheme, we also show theoretical approach to clarify the power reduction ratio. The approach suggests that 32-64-bits bus width is suitable for the transmission scheme. Using the bus width, actual circuits has been designed in standard CMOS process. Simulations of the circuit shows that the power consumption is comparable to the prior art of special semiconductor process. This suggests that cutting-edge power reduction can be achieved by standard CMOS process and wide bus width. Then, test-chip has been actually prototyped using a 65 nm CMOS process.

研究分野: 集積回路工学

キーワード: 信号伝送 アナログ回路 TSV 3次元実装

科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等に ついては、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属されます。

様 式 C-19、F-19-1、Z-19(共通)

1.研究開始当初の背景

IoT(Internet Of Things)による膨大なデータ取得やAIにおけるディープラーニングが現代の 実社会で浸透してきている。すべてのモノがネットに繋がり、それぞれのモノ(エッジ)から大 量のデータが毎日データサーバー(クラウド)に収集されている。その年間に生成されるデータ 量は、ZB(ゼータバイト)すなわち兆バイトのオーダーとなっている。このような巨大なデー タを処理するためには、サーバー内にハイパフォーマンスな計算ユニット、すなわち半導体LSI が必要である。このような半導体LSIの更なる高性能化の手段として、複数の半導体チップを 積層し Through Silicon Via (TSV)で接続してトータルパフォーマンスを向上させる3次元実 装LSI がある。この3次元実装LSIは、今後のハイパフォーマンスコンピューティング(HPC) には欠かせないものとなってくるだろう。一方、データサーバーが集積されているデーターセン ターでは、当該サーバー群の冷却のため非常に強力な冷房を強いられており、この冷房にかかる 電力は隣に発電所が要ると揶揄されるくらい膨大である。したがって、HPCを実社会で活用し 豊かで持続的な高度情報化社会を実現するためには、高性能化と同時に低消費電力化を実施し て計算の際の発熱を極限まで抑制しなければならない。

2.研究の目的

3次元実装 LSI では、積層されたチップ間において TSV を介して高速でデジタルデータがや り取りされる。この TSV については、微細化プロセスにより数千本の TSV でチップ間を接続 することが技術的に可能になっている。これにより、非常に高いデータ帯域幅(Data Band Width) の確保が可能となるので、よく言われるデータの送受信による HPC のボトルネックが解消され る。したがって、非常に高い計算能力が実現されるのである。しかし、このような状態において は、TSV を介してのデータ通信にかかる電力が問題になってくる。実際に Machine-Learning Supercomputer では、データの通信にかかる電力が全体の 50%を占めるという報告もある。し たがって、本研究では、この TSV におけるデータ通信の消費電力に注目し、その消費電力を低 減できる通信方式の提案を目的とした。その際に、消費電力の低減効果を解析的に導く数学的ア プローチを実施し、基礎工学的な理解に基づく設計基盤の確立を同時に目指した。

3.研究の方法

本研究では、前述の目的を達成するために、以下の3つの項目について研究活動を進めた。す なわち、(1)TSVの高精度なモデル化、(2)低消費電力化を実現する伝送方式の提案、(3)そ の低減効果を予め見積る解析的計算アプローチの確立、である。(1)については、実際に使わ れるであろうTSVのピッチや長さを想定し、電磁界解析を用いて最先端のTSVをモデリングし た。これにより3次元実装LSIを想定した通信シミュレーションが可能になる。(2)について は、本研究のコアとなる技術であり、標準のCMOSプロセスで実現できるように回路に工夫を施 した。(3)については、標準プロセスを前提としていることもあり、どのような条件でも所期 の低電力化が実現できるわけではないので、その条件と電力削減量の関係を数式的に明確化し て、解析的に効果を見積もれるようにした。これらにより、3次元実装LSIのTSVを用いたデジ タル通信における有線通信の設計基盤の主要部分が構築される。

4.研究成果

(1) TSV の高精度なモデル化

隣に GND 電位の TSV が存在する場合を想定し、ターゲットとなる TSV のモデル化を実施した。 既存研究を参考にするとともに、表1に示す材質パラメータを用いてモデル化を試みた。まず、

ANSIS Inc.の HFSS を用いて、full-wave finite-elementmethod (FEM)により電磁界解析を実施し、LCR の受動素子に置 き換えるようにした。LCR に置き換えることができれば、通常 の HSPICE シミュレーションが可能になるからである。

TSV の想定としては、TSV 長(L)を100 µm、TSV 径(D)を 20 µm、TSV 間隔(S)を20 µmとした。したがって、TSV ピ ッチは、40µmを想定している。また、酸化膜の厚みは、0.5 µ mとした。この電磁界解析により導き出した TSV の LCR 等価回 路を図 1 に示す。ここに示す各パラメータを算出するととも に、AC 解析を実施して、透過特性(S21)と反射特性(S11)が 電磁界解析の結果と一致することを確認して、LCR モデルの妥 当性を検証している。

表1 材質パラメータ

Material properties			
Parameter	Symbol	Value	
Conductivity of TSV	$\rho_{\rm M}$	2×10 ⁻⁵ Ωcm	
Conductivity of SiO ₂	$\rho_{\rm SiO2}$	10 ⁶ Ωcm	
Permittivity of SiO ₂	ErSiO2	3.9	
Conductivity of Si	$\rho_{\rm Si}$	10 ³ Ωcm	
Permittivity of Si	€rSi0	11.2	



図1 TSV のモデル化

この解析手法は汎用性があり、磁気抵抗などを考慮した場合や磁性材料を使った場合など色々 なバリエーションが考えられ、これらを論文にまとめている。

(2)低消費電力化を実現する伝送方式の提案

本研究のメインとなる部分である。低消費電力化の手段として、TSV 群を上下段に分けて2段 構造でデータを送ることとした。この上下2段は、電源電圧とは別に0.5VDDのポテンシャルを 作成して、0.5VDD~VDD と0~0.5VDD のそれぞれでデータを送受信するという意味である。その コンセプトは、図2に示すとおりであり、従来例において Stacked 1/0 として紹介されている。

この 構成と すると、 電荷 再 利用 (Charge Recycling)が可能となる。すなわち、上段で中 間電位(0.5 VDD)にディスチャージする電荷を、 下段で再利用することができる。これにより省 電力化が図れるのである。さらに、デジタル信号 の振幅が 0.5VDD となるので、これによっても電 力が削減できる。この Stacked 1/0 の構成は、 TSV にかかる電力の削減に有効な手段であるが、 上段と下段の送信データ間に特に相関はないた め、上下段の送信電力に差が生じる。この差は、 中間電位 VREG の変動となって表れるので、従来例 では特殊プロセスを用いて大容量のトレンチキ ャパシタを埋め込み、VREGの容量を非常に大きく して対応している。このため、特殊プロセス且つ



大面積が必要という課題があった。これに対応するために、本研究では、標準 CMOS プロセスを 用いるとともにキャパシタの容量値を小さく設定した。これに伴う VREG の変動を抑止得するた めに、能動的に V_{REG}を安定させる機構を各上下のドライバペアに設けるようにした。

この機構を図3に示す。各ドライバペ アごとに Local Voltage Stabilizer (LVS)を配置した。この LVS は、ゲー ト接地のシングルアンプであり、VRFG が 変動した際に、その変動を抑制する方向 に電流を流入出させる。ただ、LVS が VREG を抑制するまでにタイムラグがあるの で、その間の急激な VREG 変動を緩和する ためにキャパシタを設けている。これに より、従来例に比べて、標準 CMOS を使 用しながら半分以下の面積で送信シス テムを実現できた。

ただし、この方式では、キャパシタの 代わりに能動アンプを使用するので、こ のアンプの動作にかかる電力が従来例 に比べてどうしても加算されてしまう。

そこで本研究では、クロックの伝送に着目した。

では、図4に示すように、2つの施策を 行った。すなわち、i)上下のクロック (CKU、CKD)の伝送トポロジを、CKU が 立ち下がった際にCKDが立ち上がること とし、電荷再利用率を100%とした、ii) レベルシフタをデジタル的な ON/OFF 動 作で振幅を倍化する新規構成としたた め、非常にコンパクト化できた。

この新規レベルシフタによって、レベル シフタの面積を非常に小さくできたので、 図 5 に示すように、当該レベルシフタを各 ドライバペアごとに配置することができ た。上記の2つの施策によって、クロック伝 送にかかる電力を 1/8 程度とすることがで きた。

上記の送信システムと受信システムに要 する面積は、上下ペアあたり従例が 1608.5 μm²のところ、本件では、703.46 μm²に 抑えることができた。



図3本提案の送信システム

従来例では、クロックは電荷再利用の対処外であった。これは、受信側でデータを確定させるた めに、受信側のコンパレータには VDD 振幅のクロックがどうしても必要だったからある。本研究



図5本提案の受信システム

このように非常にコンパクトに TSV のデータ送受信システムを構成するこ とができたのであるが、電力的には、 図6に示すようになっている。

まず、電力がデータバス幅に依存す る。横軸は上下各段のデータバス幅を 示しており、上下段合わせると倍の本 数の TSV でデータ伝送を行うこととな る。この依存性は、電荷再利用率が関係 しており、データバス幅が広い方が電 荷再利用率が向上するからである。こ れについては、次の(3)で述べる。

図に擦雌ように、クロック伝送を考 慮しない比較では、データバス幅を 32 ~64 ビットとした場合でも、従来例に 比べて 15%程度の差がみられた。

これは、主に LVS により電力消費に起因 する。しかしながら、クロック伝送にか かる電力を考慮すると、データバス幅を 32~64 ビットにした場合は、ほぼ Comparable な結果となっている。これ は、上述のように、クロック伝送に係る 電力をおおよそ 1/8 にできたからであ る。この比較では、8 ビットのデータに 対して1ビットのクロックを想定してい るので、クロックでの電力削減効果は結 果的には薄められることとなる。



図7 ドライバペアのレイアウト

もし、4 ビットごとにクロックを割り当てる

想定であれば、従来例以上の省電力化が図れる。図 7 に実際のドライバペアのレイアウトを示 す。このように、40 µm ピッチに収まるようにレイアウトを実施した。

このように、データバス幅を適切に選択すれば、標準 CMOS プロセスながら半分以下の面積で 同等の低消費電力化が可能になる。

(3) 電力の低減効果を予め見積る解析的計算アプローチの確立

|消費電力の削減効果を見積もるためには、電荷再利用率を算出できるようにしなければなら ない。この電荷再利用が実現される場合を上下2ビット(2×2)の送信システムを例に考えてみ る。ここでポイントとなるのは、図7に示すように、上段のドライバが1から0に遷移したと同 時に、下段のドライバが0から1に遷移した場合のみに電荷の再利用が行われる。したがって、 図 8(a)~(c)では、1 ビットの電荷再利用が実施されたこととなり、図 8(d)では、2 ビットの電 荷再利用が実施されたこととなる。このように、上段が1から0に、下段が0から1にそれぞれ 同時に遷移する確率を求め、その状態に応じて電荷再利用可能となるビット数をかけ合わせれ

ば、電荷再利用できるビット数の期待値が得 られることとなる。この計算の前提として、 データは、ランダムに遷移するとし、上下段 の遷移に因果関係はないものとした。

まず、2×2ビットのデータバス構成につい て、計算を行った。まず、上段の2ビットデ - タが、0から1に遷移するパターンは表2 に示す7パターンである。そして、それぞれ は、以下の式で表せる。















(b) 1bit @ Top, 2bit @ Bottom



(d) 2bit @ Top, 2bit @ Bottom

図8 電荷再利用 (2×2 ビット)

$_{2}C_{1} \times 3^{(2-1)}$. (eq.1)		表3 電荷再利用の組合せ数(2×2 ビット)				
$_{2}C_{2} \times 3^{(2-2)}$. (eq.2)		E	vent		Recycled	Number of Combinations
また、これらの式は、下段の2ビッ		38	ec] .	Bits	referred to Chapter 3.2 (1)(2)
1から0に遷移する場合も同様である。	(a)	1	1	1 bit	$_{2}C_{1} \times 3^{(2-1)} \times _{2}C_{1} \times 3^{(2-1)}$
これらのことを総合すると 2×2のデ	_ (b)	1	2	1 bit	$_{2}C_{1} \times 3^{(2-1)} \times _{2}C_{2} \times 3^{(2-2)}$
クバフの電荷面利田が発生する4000	жн (c)	2	1	1 bit	$_{2}C_{2} \times 3^{(2-2)} \times _{2}C_{1} \times 3^{(2-1)}$
ラハスの电何円利用が光主する組合し	¢Χ (d)	2	2	2 bits	$_{2}C_{2} \times 3^{(2-2)} \times _{2}C_{2} \times 3^{(2-2)}$
は、表3のようになる。	+	+		*		

したがって、2×2ビットデータバスの電荷再利用ビット数 $N_{CR_{2\times2}}$ は、 $N_{CR_{2\times2}} == \sum_{p=1}^{2} \sum_{q=1}^{2} 2C_p \times 3^{2-p} \times {}_{2}C_q \times 3^{2-q} \times \min(p,q)$ となる。

また、実際に電力を消費する遷移は0から1の場合であるから、電荷再利用をしない場合の4ビットデータバスの0から1への遷移ビット数は、 $N_{01_4} = \sum_{k=1}^4 C_k \times 3^{4-k} \times k$ である。 これらから、2×2ビットバスの場合の電荷再利用による電力削減率は、

$$RR_{2\times2} = \frac{N_{CR_{2\times2}}}{N_{01_{4}}} = \frac{\sum_{p=1}^{2} \sum_{q=1}^{2} 2C_{p} \times 3^{2-p} \times 2C_{q} \times 3^{2-q} \times \min(p,q)}{\sum_{k=1}^{4} 4C_{k} \times 3^{4-k} \times k}$$
で表される。

これらの考え方をNビットのバス幅に拡張するとともに、電荷再利用のビット率が向上する 要因と低下する要因を加味した。向上する要因としては、バス幅Nが増えると、それに繋がる 中間電位 V_{REG}の寄生容量も増大するので、この寄生容量に蓄積された電荷で電荷再利用が出来 てしまう場合がある。また、低下する要因としては、バス幅Nが増えると中間電位 V_{REG}の配 線が長尺になり配線抵抗が増えるので、遠くで電荷が注入されてもすぐには反映されず LVS が

動作してしまう。これらの要因を加味して式 をたてた。具体的には、N=8の時の向上要因 を1.1ビット(8ビット時の寄生容量で1.1ビ ットの電荷再利用が可能)とし、低下要因を 0.25ビット(8ビット時の配線抵抗で0.25ビ ットの電荷再利用の機会が損なわれる)と た。そして、バス幅Nが倍化していった場合 の係数を、向上要因では2.3(Nが倍になれ ば、2.3倍のビット数の電荷再利用が可能) 低下要因では2.45(Nが倍になれば、2.45倍



のビット数の電荷再利用の機会が失われる)とした。これらを計算するとともに、この計算値 とシミュレーションの比較を行った。 図9計算値とシミュレーションの比較

この比較結果を図9に示す。この図に示すように、

シミュレーションと計算値との相関について、かなりの一致をみることができた。また、この グラフより、データバス幅が 32 ビットから 64 ビットにした場合に電力の削減効果が高いこと が分かる。

ここで得られた計算式および算出方法を利用し、設 計前に計算を実施すれば、どれくらいのデータバス幅 にすれば、高い電力削減効果が得られるのかが予め分 かるのである。これは非常に有用なことである。すな わち、設計開発において、データビット幅の単位を決 めることは非常に重要であるが、電力削減効果を得る ためにシミュレーションを実施すると、そのバス幅の 組み合わせ分のシミュレーションパターンと回路図 が必要になる。さらに、平均電流を出す必要があるの で、そもそもシミュレーション時間が長い。したがっ て、非常に手間と時間がかかる作業となるからであ る。これが、机上の計算で出来るとなると、設計者が 享受するメリットは非常に大きい。

なお、図 10 に試作チップのレイアウトを示す。

このチップは、現在測定中である。



図 10 試作チップのレイアウト

このように、本研究の(1)(2)(3)で実施した取り組みは、3次元実装LSIの省電力化において非常に意義のあるものであると考えられる。

5.主な発表論文等

〔 雑誌論文 〕 計4件(うち査読付論文 4件/うち国際共著 0件/うちオープンアクセス 2件)

1.著者名 Takefumi Yoshikawa, Tatsuya Iwata, Junji Shibazaki, Sho Muroga, and Hiroaki Ikeda	4.巻 ADVANCE ONLINE PUBLICATION
2.論文標題	5 . 発行年
A Charge Recycling Stacked I/O in Standard CMOS Technology for Wide TSV Data Bus	2020年
3.雑誌名	6.最初と最後の頁
IEICE Electronics Express	-
」 掲載論文の№(デジタルオブジェクト識別子)	
https://doi.org/10.1587/elex.17.20200112	有
オープンアクセス	国際共著
オープンアクセスとしている(また、その予定である)	-

1.著者名 Muroga Sho、Tanaka Motoshi、Yoshikawa Takefumi、Endo Yasushi	4.巻 ADVANCE ONLINE PUBLICATION
2.論文標題	5 . 発行年
Effect of Complex Permeability on Circuit Parameters of CPW with Magnetic Noise Suppression	2020年
Sheet	
3.雑誌名	6.最初と最後の頁
IEICE Transactions on Communications	-
掲載論文のD0 (デジタルオブジェクト識別子)	査読の有無
https://doi.org/10.1587/transcom.2019MCP0002	有
オープンアクセス	国際共著
オープンアクセスとしている(また、その予定である)	-

1.著者名	4.巻
Muroga Sho、Endo Yasushi、Takamatsu Masanari、Andoh Hiroya	54
2.論文標題	5 . 発行年
T-Type Equivalent Circuit of On-Chip Microstrip Line With Magnetic Film-Type Noise Suppressor	2018年
3.雑誌名	6.最初と最後の頁
IEEE Transactions on Magnetics	1~4
掲載論文のD01(デジタルオプジェクト識別子)	査読の有無
10.1109/TMAG.2018.2818119	有
「オープンアクセス	国際共著
オープンアクセスではない、又はオープンアクセスが困難	-

1.著者名	4 . 巻
Muroga Sho、Endo Yasushi、Tanaka Motoshi	48
2.論文標題	5 . 発行年
Inductance Evaluation of CPW with Co-Zr-Nb Film Using Magnetic Circuit Analysis	2018年
3.雑誌名	6 . 最初と最後の頁
Journal of Electronic Materials	1342~1346
掲載論文のDOI(デジタルオプジェクト識別子)	査読の有無
https://doi.org/10.1007/s11664-018-6835-z	有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著

〔学会発表〕 計8件(うち招待講演 0件/うち国際学会 5件)

1. 発表者名 T. Yoshikawa, A. Aoyama, T. Iwata, K. Kobayashi

2 . 発表標題

LVDS Transmitter for Cold-Spare Systems in High Flux Environments

3.学会等名 RADECS2019(国際学会)

4 . 発表年

2019年

1.発表者名 青山晃大,岩田達哉,吉河武文

2.発表標題

入力ダイナミックレンジを拡張した有線通信用レシーバ回路の設計開発

3.学会等名 DAシンポジウム2019

4 . 発表年 2019年

1.発表者名

T. Yoshikawa , A. Aoyama , T. Iwata , K. Kobayashi

2 . 発表標題

LVDS Transmitter for Cold-Spare Systems in High Flux Environments

3 . 学会等名

RADECS2019(国際学会)

4 . 発表年 2019年

1.発表者名

Sho Muroga, Motoshi Tanaka, Yasushi Endo

2.発表標題

Effect of FMR Loss on Circuit Parameters of CPW with Co-Zr-Nb Film for Noise Suppression

3 . 学会等名

EMC Sapporo & APEMC 2019(国際学会)

4.発表年 2019年

1.発表者名 青山显大 岩田達哉 吉

青山晃大、岩田達哉、吉河武文

2.発表標題

入力ダイナミックレンジを拡張した有線通信用レシーバ回路の設計開発

3.学会等名 DAシンポジウム 2019

4.発表年 2019年

1.発表者名

Sho Muroga, Yasushi Endo, Motoshi Tanaka

2.発表標題

Effect of Complex Permeability on Circuit Parameters of CPW with Co-Zr-Nb Film

3 . 学会等名

5th International Conference of Asian Union of Magnetics Societies(国際学会)

4.発表年 2018年

1.発表者名

Daiki Hara, Takefumi Yoshikawa

2.発表標題

A Low Power Data Bus Architecture by Charge Recycling Utilization on Single-Ended Transmission Line

3 . 学会等名

The 21st Workshop on Synthesis And System Integration of Mixed Information technologies(国際学会)

4 . 発表年

2018年

1.発表者名 原大樹、吉河武文

2.発表標題

低電圧インターフェースにおける電圧モードドライバに関する検討

3 . 学会等名

LSIとシステムのワークショック2017

4 . 発表年 2017年 〔図書〕 計0件

〔産業財産権〕

〔その他〕

6 . 研究組織

-

	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考
	室賀 翔	秋田大学・理工学研究科・講師	
研究分担者	(Muroga Sho)		
	(60633378)	(11401)	
	池田博明	神戸大学・科学技術イノベーション研究科・客員教授	
研究分担者	(Ikeda Hiroaki)		
	(50530200)	(14501)	
	上口光	信州大学・学術研究院工学系・准教授	
研究分担者	(Johguchi Koh)		
	(30536925)	(13601)	