## 科学研究費補助金研究成果報告書

平成 22 年 4 月 1 日現在

研究種目:特定領域研究 研究期間:2006~2009				
課題番号:18063017				
研究課題名(和文) シリコン系ナノ構造集積と機能メモリデバイス開発				
研究課題名(英文) Integration of silicon-based nano-scale structure and its functional memory device application				
研究代表者				
宮崎 誠一(MIYAZAKI SEIICHI)				
広島大学・大学院先端物質科学研究科・教授				
研究者番号:70190759				

研究成果の概要(和文):

自己組織化形成したシリコン量子ドット上に Ni 薄膜を形成後、水素プラズマ処理を施して Ni シリサイドナノドットを形成すると共に、この Ni シリサイドナノドットが極薄シリコン酸化膜 を挟んでシリコン量子ドット上に配置したハイブリッドナノドット構造を作成し、フローティ ングゲートメモリへの応用研究を推進した。

ハイブリッドナノドット MOS デバイスにおいて、パルスゲートバイアス印加により、電荷注入 放出過程を調べた結果、シリコンナノドットの離散化したエネルギー準位を反映した多段階の 電荷注入・放出特性が得られると共に、Ni シリサイドの深いポテンシャル井戸を反映した、良 好な電荷保持特性が得られた。

#### 研究成果の概要(英文):

With a combination of self-assembling formation of Si-quantum dots (QDs) and the silicidation of pre-grown Si-QDs promoted with an exposure to remote H2 plasma without external heating after ultrathin Ni film formation, a hybrid nanodots structure consisting of Ni-silicide nanodots and Si-QDs was fabricated and applied to a floating gate in MOS (Metal-Oxide-Semiconductor) capacitors. The charge storage capacity of the hybrid nanodots FG is attributable to a deep potential well of the Ni-silicide nanodots, and the charge injection characteristics measured with applications of pulsed gate biases can be interpreted in terms of multistep electron injection to and emission from the Ni-silicide nanodots through the discrete energy states of the underlying Si-QDs.

			(金額単位:円)
	直接経費	間接経費	合 計
2006年度	27, 500, 000 円	0	27, 500, 000 円
2007年度	34, 800, 000 円	0	34, 800, 000 円
2008年度	29, 200, 000 円	0	29, 200, 000 円
2009 年度	17, 600, 000 円	0	17, 600, 000 円
年度			
総計	109, 100, 000 円	0	109, 100, 000 円

交付決定額

研究分野:半導体工学

科研費の分科・細目:電気電子工学・電子・電気材料工学

キーワード:量子ドット、ハイブリッドナノドット、フローティングゲートメモリ

#### 1. 研究開始当初の背景

これまでメモリデバイスをはじめとする半 導体デバイスは、スケーリング則に従った微 細化により、高性能化、高集積化を実現して きた。しかし、微細化の限界に際し、スケー リングによらない高性能化、高集積化手法が 模索されつつある。

ナノメートルサイズのSi量子ドットは室温 において、量子閉じ込め効果やクーロンブロ ッケイド効果が顕在化するため、MOSFET に組み込むことで離散化したエネルギー準 位を反映して、しきい値電圧を段階的にシフ トさせることができる。そのため、メモリデ バイスへ応用すれば、多値メモリへの応用が 期待されている。しかしながら、Si量子ドッ トフローティングゲート MOSFET において、 トンネル SiO2 膜の薄膜化(<4nm)により、保 持電荷が酸化膜をトンネルし基板へ電子が 放出することで、電荷保持特性が低下すると いう課題を有する。

#### 2. 研究の目的

シリコン MOS デバイスのスケーリング限界を 打開し、小数電子・小数光子を使って高度な知 能情報処理を室温且つ高エネルギー効率で実 現するために、半導体量子ドットや金属ナノドット を活用して MOS デバイスの機能レベルでの進 化を目指した研究を実施する。具体的には、電 子系のエネルギー離散化に極めて有効な量子 ドットとみなせるシリコン-ゲルマニウム(Si-Ge)系 ナノ結晶と電子系に対する深い閉じ込めポテン シャル井戸が実現できる金属シリサイドドットに 着目し、価電子制御した Si-Ge 系量子ドットや、 熱的に安定でかつ仕事関数がSiミッドギャップ 付近にある Ni シリサイド(または W シリサイド)の ナノドットを、極薄酸化層で隔てて高密度に立体 集積した構造おいて、孤立量子ドットにない三次 元結合ドット系固有の物性・機能を探索する。

本研究では、価電子制御した Si-Ge 系量子 ドットの高密度アレーと金属シリサイドナノドット の高密度アレーを複合集積した構造において、 電荷注入・保持・放出特性を制御し、室温・多 値動作する機能メモリの応用研究を展開すると 共に、光電効果による複合ドット集積構造内の 電荷移動を利用した、新規光電融合デバイス の可能性を探求する。

#### 3.研究の方法

減圧 CVD 反応の精密制御によって、Ge や SiGeをコアに持つ Si-Ge 系量子ドットをシリコン 酸化膜上に自己組織的に高密度・一括形成す る際に、PH<sub>3</sub>(あるいは B<sub>2</sub>H<sub>6</sub>)を微量パルス添加 して量子ドット内に P(あるいは B)を高効率に デルタドーピングをする。Ni(あるいは W)シリ サイドナノドットの形成では、Ni(あるいは W)の ハロゲン化合物あるいは有機錯体を用いた減 圧 CVD の精密制御によって、あらかじめ自己 組織化形成した Si 量子ドット上へ Ni(あるいは W)の選択堆積を検討する。堆積時の基板温 度および堆積後の熱処条件を精密制御してシ リサイド化反応を制御する。

これらの結果を踏まえて、価電子制御した Si-Ge 系量子ドットと金属シリサイドナノドットの高密度 アレーを複合集積した構造を作成し、異種ドット 間のキャリアトンネリングやクーロンブロッケード に関する知見を得る。特に Si-Ge 系量子ドットか ら金属シリサイドナノドットへのキャリア移動やパ ルス光照射による金属シリサイドナノから Si-Ge 系量子ドットへの電子励起によって生じる誘電 分極やその緩和現象を定量評価する。また、こ の複合ナノドット集積構造を MOSFET のゲート 絶縁膜スタック内にフローティングゲートとして組 み込んで、高信頼・多値動作を実現・実証すると 共に、光入力機能スイッチの実現の可能性を探 索する。

4. 研究成果

#### AFM/ケルビンプローブによる不純物添加 Si系量子ドットの帯電評価

個々の量子ドットにおける荷電状態を直接評 価するために,以下の手順で試料を作製した. p-Si(100) 基板上に1000℃で膜厚約4nmのSiO2 膜を形成後, SiH₄の減圧 CVD 法(580℃, 0.05Torr)により, 半球状の Si 量子ドット(面密度 4x10<sup>8</sup>cm<sup>-2</sup>)を自己組織化形成した. Si 量子ドット 表面は,560 ℃ でリモート O2 プラズマによりラジ カル酸化(酸化膜厚 2nm)した. また, Ge コアを 持つ Si ドットの形成では, Si 量子ドット(面密度 2x10<sup>8</sup>cm<sup>-2</sup>)上にGeをGeH<sub>4</sub>(400°C, 0.2Torr)ガス の減圧 CVD で選択成長し,引き続いてドット上 にSiを減圧CVDして、GeコアをSiクラッドで覆 った.この場合、ドット形状は球状になることが、 TEM 観察から分っている[11]. これは, Si クラッ ドとGeコア界面に発生する構造歪を緩和するた めと考えられる. P あるいは B の添加は, Si ドッ



図1 具性及び不純物添加 Si 重子ドットに おける表面電位変化の探針印加電圧依存性.



図 2 Ni シリサイドナノドットおよび真 性 Si 量子ドットにおける帯電電位の時間 依存性

トの自己組織化形成の際(Ge コア Si 量子ドット の場合は、Ge コア形成時)に、PH<sub>3</sub> あるいは  $B_2H_6$ を微量パルス導入して行った. NiSiドットは、 あらかじめ自己組織化形成した Si 量子ドット上  $\sim Ni$ 蒸着量を制御して Ni 膜を形成し、堆積時 の基板温度および堆積後の熱処条件を精密制 御してシリサイド化反応を制御した.

室温・クリーンルーム大気中において,作製した試料表面を-3~+3V印加した導電性AFM探針でタッピング走査(コンタクトモード)して,電子注入または電子放出を行った.その後,ドットの帯電状態を定量する為に,Kelvinプローブモード(ノンコンタクトモード)で表面電位像を測定した.

Si 量子ドットの表面電位変化を AFM 探針印 加電圧の関数としてまとめた結果を図1に示す. 真性 Si 量子ドットから価電子 1 個の放出に伴う 正帯電は探針電圧+1V で起こるのに対して, P 及び B をデルタドーピングした場合では, 1 個の 電子放出に相当する正帯電は探針電圧+0.2V 及び+2.0V で観測される. Pドープ Si 量子ドット は, デルタドープした Pドナーから生じた伝導電 子が引き抜かれ, Pドナーの正電荷が顕在化し たと解釈できる.

P 及び B をデルタドーピングした Ge コアを有 するSi量子ドットにおいても,離散的なエネルギ 準位を反映した多段階的な電位変化が観測さ れ, 真性 Ge コア Si 量子ドットからの1 個の電子 放出・保持による正帯電及び負帯電はそれぞれ 探針電圧+2.0V及び-1.5Vで起こるのに対して, Pをデルタドーピングした場合電子放出による正 帯電は+0.5V, B をデルタドーピングした場合, 電子保持による負帯電は-0.5V で観測される. Ge コアのない B ドープ Si 量子ドットと比べると、 単電子注入による負帯電は0.3V 増大する. これ らの結果は、プローブ電位とGe コア Si 量子ドッ ト/SiO<sub>2</sub>/ Si(100)スタック構造のエネルギーバン ド構造の関係から理解できる. すなわち, P デル タドーピングではPドナーから生じた伝導電子が 引き抜かれ, Pドナーの正電荷が顕在化し, Bデ ルタドーピングにおいては正孔への電子注入に よって B アクセプターの負電荷が顕在化すると 考えられる.

Ni シリサイドドットにおいても、電圧印加前はSi 量子ドットと同様に一様な表面電位が得られ, -0.7V 印加したプローブでの走査によって、 電圧 印加領域の負帯電が認められた. 同バイアス印 加条件では、同程度のサイズの Si 量子ドットに おいて表面電位に変化が認められず、伝導帯 への電子注入による負帯電には、-1.0V 以上の バイアス印加が必要である.正電圧印加による 電子放出においても、NiSi ドットでは、+0.5V で、 Si 価電子帯からの電子放出に必要な電位(+1V 以上)よりも大幅に小さい.これらの結果は、NiSi のフェルミレベルが Si ミッドギャップ付近に存在 することと矛盾しない. また, Ni シリサイドナノドッ トにおいては、同サイズの Si 量子ドットに比べて、 荷電状態が安定保持できることを明らかにした (図2).

## 2. NiSiドット/Si量子ドット積層ハイブリッ ドフローティングゲートMOSキャパシ タにおける電子注入・放出特性および電 荷保持特性

n-Si(100) 基板に, 膜厚 3.4nm のトンネル SiO<sub>2</sub> 膜を熱酸化により形成し, 表面を希釈 HF(0.1%)処理により反応活性な OH 終端にし た後, SiH<sub>4</sub> ガスの減圧 CVD(575℃, 0.2Torr)に より Si 量子ドットを自己組織化形成した(平 均ドット高さ:6nm, 面密度:3.5×10<sup>11</sup>cm<sup>-2</sup>). そ の後 850℃ 熱酸化を行うことで, ドット表面 を酸化し(膜厚~1nmまたは~3nm), 同様に2層 目のドット形成を行った. 2層目の Si 量子ド ット表面を希釈 HF 処理により水素終端後、 EB 蒸着により厚さ~1.8nm の Ni 膜を形成し, 熱処理(300℃)または室温でリモート H<sub>2</sub> プラ



図3. ハイブリッドフローティングゲートMOS キャパシタの容量-電圧特性(a)および V<sub>FB</sub> シフ トの最大印加電圧依存性.



図4. ハイブリッドフローティングゲートMOS キャパシタの電子注入特性(a)および電子放出 特性(b).

ズマ(60MHz-ICP, 260mTorr, 400W)処理を施 すことで Ni シリサイドドットを形成した. その後, HF処理による表面自然酸化膜除去と, HCl処理による未反応 Ni 除去を行った.引き 続き, リモートプラズマ CVD によりコント ロール SiO<sub>2</sub>膜(~22nm)形成後, Al ゲート電極 (直径 1mm)を形成した.

#### (a) 電子注入・放出特性

ハイブリッドドットフローティングゲー ト MOS キャパシタの高周波容量-電圧(C-V) 特性を図 3(a)に示す. 電子注入(放出)による 正(負)のフラットバンド電圧シフト(ΔV<sub>FB</sub>)が 明瞭に観測できる. ここでNiSi ドット内の電 子数がドット当たり1個変化した場合のΔV<sub>FB</sub> は約 1.1Vと見積もられ、多数電荷が注入保 持されていることが分かる. 掃引速度 0.1V/s および 2V/s で測定した C-V 特性から得られ たΔV<sub>FB</sub>を最大印加ゲート電圧|Vg|の関数とし てまとめた結果を図 3(b)に示す. 掃引速度 2V/s の場合, Si の伝導帯端と NiSi ドットのフ ェルミレベル差を反映して, 電子放出が起こ るバイアスにしきい値が観測される.一方, 掃引速度を十分遅くした場合(0.1V/s), 注入 電荷量が飽和しているため, 正負の最大印加 ゲート電圧に対して|ΔVFB|がほぼ等しくなっ ている. 次に, パルスゲートバイアス印加に より電子注入・放出したときのΔV<sub>FB</sub>をパルス バイアス印加時間の関数としてまとめた結 果を図4に示す.正バイアスパルス印加によ るΔV<sub>FB</sub>の増加は(図 4(a)), ドットフローティ ングゲート中の電荷量の増加レートが.段階 的に減少することを示している.同様に、電 子注入後の負バイアスパルス印加において は、放出レートが段階的に減少する(図 4(b)). これらの結果は、Si 量子ドットに比べて深い 閉じ込めポテンシャルを持つ NiSi ドット内 の電子数の変化が Si 量子ドットの離散化し たエネルギー状態で制限されることに起因 していると解釈できる.

#### 1.4 V<sub>g</sub>▲ S 0.1~10sec FLATBAND VOLTAGE SHIFT .2 3.0V 0\ .0 0.8 AI Gat 0.6 0.4<u></u> 10 6 8 PULSE WIDTH (s)

図 5 ハイブリッド FG-MOS キャパシタの 電子注入特性.

## Si量子ドット/NiSiドット/Si量子ドットハ イブリッドFG-MOSキャパシタにおける 電子注入特性

n-Si(100)基板に、膜厚 3.4nm のトンネル SiO<sub>2</sub> 膜を熱酸化により形成し、表面を希釈 HF(0.1%)処理により反応活性な OH 終端にし た後, SiH₄ガスの減圧 CVD(575℃, 0.2Torr)に より Si 量子ドットを自己組織化形成した(平 均ドット高さ:6nm, 面密度:3.5×10<sup>11</sup>cm<sup>-2</sup>). そ の後 850℃ 熱酸化を行うことで、ドット表面 を酸化し(膜厚~1nmまたは~3nm),同様に2層 目のドット形成を行った.2層目のSi量子ド ット表面を希釈 HF 処理により水素終端後、 EB 蒸着により厚さ~1.8nm の Ni 膜を形成し、 熱処理(300℃)または室温で純H₂ガスのRP処 理(60MHz-ICP, 260mTorr, 400W)を施すこと で Ni シリサイドドットを形成した. その後, HF 処理による表面自然酸化膜除去と, HCl 処 理による未反応 Ni 除去を行った. その後, **RP-CVD** により SiO<sub>2</sub> 膜(~2nm)形成後, 再度 OH 終端し Si 量子ドットを形成した. 引き続 き, RP-CVD によりコントロール SiO<sub>2</sub> 膜 (~22nm)形成した.

ハイブリッドドット FG-MOS キャパシタ の高周波容量-電圧(C-V)特性においても、Si 量子ドット/NiSi ドットスタック構造と同様 に、多数電子注入(放出)による正(負)のフラ ットバンド電圧シフト(ΔV<sub>FB</sub>)を室温で明瞭に 観測できた. パルスゲートバイアス印加によ り電子注入・放出したときのΔVFBをパルスバ イアス印加時間の関数としてまとめた結果 (図 5), 正バイアスパルス印加によるΔV<sub>FB</sub>の 増加は、ドット FG 中の電荷量の増加レート が、段階的に変化することを示している.こ れは、ドットFG 層間の電荷移動に伴う内部電 界変化や Si 量子ドットの離散化したエネル ギー状態が Si 量子ドットに比べて深い閉じ 込めポテンシャルを持つ NiSi ドットへの電 子注入に反映された結果であると解釈でき る.



図6 表面温度および Pt ドット面密度・平 均ドット高さの RP 処理時の H<sub>2</sub> 濃度依存性.

## リモート水素プラズマ支援による金属ナ ノドット形成メカニズム

極薄金属薄膜へのRP処理による金属ナノ ドット形成において, ナノドット形成時の表 面温度を測定することで、その形成メカニズ ムを解明した.具体的には、SiO2膜(厚さ 3.6nm)上にスパッタ堆積したPt薄膜(膜厚: ~2.0nm) に, 外部加熱なしで, Ar, H<sub>2</sub>ガスおよ びそれらの混合ガスのリモートプラズマ処 理(60MHz-ICP: 400W, 0.1Torr, 5min)を施し形 成したPtドットのサイズと、Pt箔で覆った熱 電対を用いて計測したRP処理時の表面温度 との比較(図6)から、RP支援によるPtナノドッ トの形成は、Pt表面における原子状水素の再 結合に起因した局所加熱によるPt原子の凝集 であることが分かった.また,同一RP処理条 件(350W, 0.26Torr, 2min)において, 種々の金 属表面における上昇温度が異なることから (表面温度Pt: ~340°C, Ni: ~360°C, Pd: ~305°C, Al: ~80°C), 原子状水素の金属表面での再結 合で生じた熱エネルギーによって金属原子 の表面マイグレーションおよび凝集が促進 されると示唆される.

# ハイブリッドFG-MOSキャパシタ (a) Si-QDs/NiSi-NDsハイブリッドFG-MOS 構造における光誘起電荷移動

p-Si(100)基板に, 膜厚 4.8nm のトンネル SiO<sub>2</sub> 膜を熱酸化により形成し、表面を希釈 HF(0.1%)処理により反応活性な OH 終端にし た後, SiH₄ガスの減圧 CVD(575℃, 0.2Torr)に より Si 量子ドット(Si-ODs)を自己組織化形成 した(平均ドット高さ:6nm, 面密 度:3.5×10<sup>11</sup>cm<sup>-2</sup>). その後, 850℃ 熱酸化を行 うことで、ドット表面を酸化し(膜厚~3nm), 同様に2層目のドット形成を行った.2層目 のSi-QDs表面を希釈HF処理により水素終端 後, EB 蒸着により厚さ~3nm の Ni 膜を形成 し,室温で純H<sub>2</sub>ガスのリモートプラズマ(RP) 処理(60MHz-ICP, 260mTorr, 400W)を施すこ とでNiシリサイドドット(NiSi-NDs)を形成し た. NiSi-NDs 上に RP-CVD により SiO<sub>2</sub> 膜 (3nm)を形成後,3層目の Si-QDs を1層目と



図 7 暗状態および光照射下で測定した高周波容量-電圧(C-V)特性(a)およびエネルギバンド図(b)

同様に形成した.引き続き, RP-CVD により コントロール SiO<sub>2</sub>膜(21nm)を堆積した.最後 に,Al ゲート電極(直径 1mm)を形成した.光 照射は,Si-QDs と Si 基板での電子・正孔対 の生成を避けるため波長 1310nm の赤外レー ザーを用いて,Si 基板裏面側から行った.

暗状態および光照射下で測定した高周波 容量-電圧(C-V)特性を図 7(a)に示す. 暗状態 においてゲート電圧を+9Vから負バイアス方 向へ掃引したとき,フラットバンド電圧(V<sub>FB</sub>) が理想 C-V 特性から 3.57V シフトしているこ とから、ハイブリッド FG 中へは電子が注 入・保持されていることが分かる. NiSi-ND のフェルミ準位が Si-OD のバンドギャップの ほぼ中央に位置することを考慮すると,注入 電子はNiSi-ND 中に保持されていると考えら れる.一方,光照射下においては, V<sub>FB</sub>が暗 状態に比べて 0.45V 減少した. これは, 正ゲ ート電圧と NiSi-NDs に保持されている電荷 により生じる電界により NiSi-NDs 内で光励 起された電子が3層目のSi-QDsに移動する ことで電荷中心がゲート電極側へシフトと した結果として理解できる(図7(b)).

#### (b) NiSi-NDs/Si-QDsハイブリッドFG-MOS キャパシタにおける電荷注入特性

上述 1.1 と同様な条件で,厚さ~3.4nm の SiO<sub>2</sub>膜/n-Si(100)上に NiSi ドット/Si 量子ドッ ト積層ハイブリッド FG を形成した.引き続 き, RP-CVD によりコントロール SiO<sub>2</sub>膜(約 22nm)を形成した.最後に,Alゲート電極(直 径 1mm)を形成した.

負のパルスバイアス印加により正孔注入 した時のフラットバンド電圧シフト(ΔV<sub>FB</sub>)を パルスバイアス印加時間の関数としてまと めた結果を図(8(a))に示す. ΔV<sub>FB</sub>の減少は, FG の正帯電量の増加レートが,段階的に減 少することを示している.また,ゲートバイ アス-2V 印加して FG に正孔を注入後,正バ イアスパルス印加した場合には,n-Si 基板か らの電子注入により FG の正帯電量が段階的 に減少する(図 8(b)).これらの結果は,Si-QDs に比べ,深い閉じ込めポテンシャルを持つ NiSi-NDs の正帯電量の変化が,Si-QDs の離 散化したエネルギー状態で制限されること に起因していると解釈できる.



図 8 負パルス電圧印加 (a)および正帯電後に正パル ス電圧印加 (b)したときのフラットバンド電圧シフ トのパルス電圧印加時間依存性

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計 25 件)(以下4件全て査読有)

- A. Kawanami, K. Makihara, M. Ikeda and <u>S. Miyazaki</u>, "Formation of Cobalt and Cobalt-silicide Nanodots on Ultrathin SiO<sub>2</sub> Induced by Remote Hydrogen Plasma", Jpn. J. Appl. Phys.2010, In Press
- [2] K. Makihara, K. Shimanoe, M. Ikeda, A. Ohta, <u>S. Higashi</u> and <u>S. Miyazaki</u>, "Electronic Charged States of Pt-silicide Nanodots as Evaluated by Using an AFM/Kelvin Probe Technique", Trans. of MRS-J., Vol. 34, No. 2, 2009, pp. 309-312.
- [3] <u>S. Miyazaki</u>, M. Ikeda, K. Makihara, K. Shimanoe and R. Matsumoto, "Formation of Metal Silicide Nanodots on Ultrathin SiO<sub>2</sub> for Floating Gate Application", Solid State Phenomena Vol. 154, 2009, pp. 95–100.
- [4] K. Shimanoe, K. Makihara, M. Ikeda, R. Matsumoto, <u>S. Higashi</u> and <u>S. Miyazaki</u>, "Formation of Pd Nanodots Induced by Remote Hydrogen Plasma Treatment and Its Application to Floating Gate MOS Memories", IEICE Trans. on Electronics, Vol. E92-C, No. 5, 2009, pp. 616-619.
- 他21 件

〔学会発表〕(計 87 件)(国際 52 件、国内 35 件)

- [1] <u>S. Miyazaki</u>, N. Morisawa, S. Nakanishi, A. Kawanami, M. Ikeda and K. Makihara, "Charge Storage and Optical Response of Hybrid Nanodots Floating Gate For Functional Memories", 2009 MRS Fall Meeting, O12.5, (Boston, MA,USA, Nov. 30-Dec.4.2009).
- [2] 宮崎誠一,(招待講演),「プラズマによる薄膜 形成技術」,第20回プラズマエレクトロニク ス講習会「プラズマプロセスの基礎と応用」 一低圧・大気圧実用プロセシングから先端 薄膜・バイオ応用一,(於慶応義塾大学日 吉キャンパス来往舎),pp. 37-47,2009 年10月29日-30日.
- [3] N. Morisawa, M. Ikeda, S. Nakanishi, A. Kawanami, K. Makihara and <u>S. Miyazaki</u>, "Light Induced Carrier Transfer in NiSi-Nanodots/Si-Quantum-Dots Hybrid FG in MOS Structure", 2009 International Conference on Solid State Devices and Materials (SSDM), pp.276-277, (Sendai, Oct.6-9, 2009).
- (4) <u>宮崎誠一</u>, (招待講演),「メタル/高誘電率 絶縁膜ゲートスタックにおける内部電位評 価-メタルゲート仕事関数変化の起源」, 2009 年秋季 第70 回応用物理学学術講演 会, (於 富山大学), 9a-TC-5, 2009 年 9 月 8 日-11 日.
- [5] 森澤直也、池田弥央、中西翔、川浪彰、牧原克典、<u>東清一郎、宮崎誠一</u>,「Si量子ドット/NiSiナノドットハイブリッド積層FG-MOS構造における光誘起電荷移動」,第70回秋季応用物理学会,(於富山大学),9a-TG-11,2009年9月8日-11日
- [6] 中西 翔、池田弥央、森澤直也、牧原克典、 川浪彰、<u>東清一郎、宮崎誠一</u>,「NiSiナノド

ット/Si量子ドット積層ハイブリッドフローティ ングゲートにおける電荷注入・放出特性」, 第70回秋季応用物理学会,(於 富山大学), 9a-TA-8,2009年9月8日-11日

- [7] A. Kawanami, K. Makihara, M. Ikeda and S. <u>Miyazaki</u>, "Formation of Cobalt and Cobalt-silicide Nanodots on Ultrathin SiO<sub>2</sub> Induced by Remote Hydrogen Plasma", International Symposium on Dry Process (DPS2009), pp. 251–252, (Busan, Korea, Sep.6–9.2009).
- [8] K. Makihara, M. Ikeda, A. Kawanami and <u>S. Miyazaki</u>, "Random Telegraph Signals in Two-Dimensional Array of Si Quantum Dots", 2009 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices (AWAD2009), 3A-6, (Busan, Korea, June24-26. 2009).

## 他国際会議48件、国内31件

〔図書〕(計 5 件)

- [1]「実用薄膜プロセス--機能創製・応用展開 --」、<u>宮崎誠一</u>、技術教育出版社(第1編 「創製技術」第5章「CVD」pp. 68-90) 2009
- [2]「熱プラズマによるアモルファスシリコンの結晶化:講座 熱流を伴う反応性プラズマを用いた材料合成プロセス 3.結晶化・相変化制御への応用」、東清一郎、 宮崎誠一、プラズマ・核融合学会誌(Vol. 85, No. 3, pp. 119-123).2009

他3件

〔産業財産権〕○出願状況(計6件)

名称:半導体メモリ、それを用いた半導体メモリ システム、および半導体メモリに用いられる量子 ドット製造方法 発明者:牧原克典、宮崎誠一、東清一郎 権利者:広島大学 種類:PCT 番号:PCT/JP2008/000740、 出願年月日:2008 年3月1日 国内外の別:国外 他5件

〔その他〕 ホームページ等: http://home.hiroshima-u.ac.jp

6.研究組織
(1)研究代表者
宮崎 誠一(MIYAZAKI SEIICHI)
広島大学・大学院先端物質科学研究科・教授研究者番号:70190759
(2)研究分担者
東 清一郎(HIGASHI SEIICHIRO)
広島大学・大学院先端物質科学研究科・准教授
研究者番号:30363047

村上 秀樹(MURAKAMI HIDEKI) 広島大学・大学院先端物質科学研究科・助教 研究者番号:70314739

(3)連携研究者 なし