研究成果報告書 科学研究費助成事業

1版

今和 2 年 6 月 1 5 日現在

機関番号: 12608 研究種目:研究活動スタート支援 研究期間: 2018~2019 課題番号: 18H05913・19K21084 研究課題名(和文)極低電圧動作トンネルトランジスタの高周波応用向け基礎検討

研究課題名(英文)Study on tunnel field effect transistors for ultra-low power analog devices

研究代表者

後藤 高寛(GOTOW, TAKAHIRO)

東京工業大学・工学院・助教

研究者番号:70827914

交付決定額(研究期間全体):(直接経費) 2,300,000円

研究成果の概要(和文):極低消費電力かつ高速動作が可能なデバイスとしてトンネルFETが期待されるが、その中でも材料的な観点からソース領域にGaAsSbをチャネル領域にInGaAsを採用したType-IIへテロ接合TFETが有力である。加えて、デバイスの構造の観点からはソース・チャネル接合の微細化を横方向で可能とするナノシートチャネル構造の採用が必須である。今回、前段階としてソース・ドレイン領域を同じInGaAs再成長層で形成したナノシートチャネルMOSFETの作製した。加えて、同一基板上に作製したMOSFETからの移動度評価を行った。これらの技術を応用することでナノシートトンネルFETの性能改善が期待される。

研究成果の学術的意義や社会的意義 本研究のトランジスタはアナログ・ロジック回路の最も重要な構成要素の1つであり、極低消費電力化と高速化 を両立させようという取り組みである。また、今回の横型デバイスはこれまでのSiプラットフォームへの適用も 可能であり汎用性が高い。製品応用を視野に入れると低消費電力素子が必要な分野は多く存在する。センサネッ トワークや発電可能な集積回路など、章補電力を極限的に下げることへの要請は数多く存在する。そのため、ト ンネルFETの実用化により、これまでの半導体集積回路技術では実現出来なかった新たな応用分野が広がってい くと考えられる。

研究成果の概要(英文):Tunnel field-effect transistors (TFETs) have been widely studied as promising candidates for steep slope devices. Among them, the Type-II heterojunction TFET that uses GaAsSb as the source and InGaAs as the channel is the most promising from a material standpoint. In addition, from the viewpoint of the device structure, it is essential to adopt a nanosheet channel structure that enables lateral miniaturization of the source/channel junction. We fabricated a nanosheet channel InGaAs MOSFET and evaluated the mobility of InGaAs channel. These technologies accelerate the study of the nanosheet channel TFETs.

研究分野: 化合物半導体デバイス

キーワード: TFET

科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等に ついては、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属されます。





令和元年 電気電子
と同様にケート電極に 駆動させるため、ゲー
大切となる。しかしな
ネル MOSFET のスプ
スが大きく異なり、正
の手法の1つが、図
シートチャネル構造に
によって作り
ドレイン領に
を、TFET _{出目} キルス
成長させる。 屋の上下の
借り上下の
モヒチン。
の精度でき
能である。また、同一
スも作製可能であり移
モリエノ
2. 研究の目的
横型ナノシートナキ
MOSFEI の作衆と、 動産証価を日的とする
期及計画を自りこりる
3. 研究の方法
図2に再成長ソース
造を示した。InGaAs 層
した。ワエットエッチ
ソクフノイとトフイエ
アンタルリエットエン で強知化した後、エイ
レイン 限 域 を 形 成 し に

って素子領域を分離し

InP 犠牲層はウエットエッチングによって除去した。形成された InGaAs ナノシートチャネル層にゲート絶縁膜とゲートメタルを ALD 法で堆積させた。最後に EB 蒸着法でゲート、ソース、ドレインパッドを形成した。

移動度評価用としては、長チャネルデバイスが必要となる。 長チャネルデバイスでは犠牲層を除去した中空構造とすると ナノシートチャネル層が倒壊してしまうため、チャネル上部の み除去された従来型のプレーナ MOSFET を作製し評価した。

measured at a large gate voltage.

Fig. 6 shows the transfer characteristics of the devices wi $W_{fin} = 20 \text{ nm}$ and 40 nm at $V_d = 0.5 \text{ V}$. There is a clear difference between the two curves when observed in the off state. The maximum-to-minimum I_d ratio of the device with $W_{fin} = 40 \text{ nm}$ was 10 but with $W_{fin} = 20 \text{ nm}$ it was 10⁵. The observed SS_{min} of the device with $W_{fin} = 20 \text{ nm}$ was 211 mV/dec at $V_d = 0.5 \text{ V}$. Fig. 7 shows the channel length dependence of SS_{min} . For the devices wi $W_{fin} = 40 \text{ nm}$, the degradation of SS_{min} was observed when the channel length was 100 nm or shorter because of the short-channel effect. The threshold voltage shift in Fig. 6 was explained by the short-channel effect.

On the other hand, for devices with $W_{fin} = 20$ nm, no degrad tion was observed, even at $L_{ch} = 50$ nm. Therefore, we confirmed the reducing the fin width suppressed the short-channel effect and in proved the gate controllability. The observed SS_{min} of the device with $W_{fin} = 20$ nm can be explained by the interface trap densit $(D_{it}) \approx 1 \times 10^{13} \text{ eV}^{-1} \text{ cm}^{-2}$. This value is larger that $4 \times 10^{12} \text{ eV}^{-1} \text{ cm}^{-2}$, which was estimated by a MOSCAP measure ment. The possible causes of this difference are the orientation are roughness of the side facet of the channel.



Fig. 5. Output characteristics of FinFET at $L_{ch} = 50$ nm and $W_{fin} = 20$ nm.

InAIAs Etch stop	12 nm
p-InP Epi. Template	53 nm
InAlAs Barrier	350 nm

図2 エピタキシャル成長 によるヘテロ構造



4. 研究成果

図3に試作したデバイスのチャネル部分 における断面 TEM 像を示す。InP 犠牲層が 適切に除去され、中空構造にナノシートが形 成されていることが確認できた。この構造を より詳細に解析するため EDX 分析を Ga, Ti, Al, Zr, Ni, O, C, P に対して行った(図 4)。 InGaAs チャネルが Al₂O₃/ZrO₂ ゲート絶縁膜 と TiN ゲートメタルで囲まれているナノシ ートチャネル構造を作製できていることを 確認した。一方、その電気特性はオンオブ比 で1桁程度であり、ドレイン電流も小さいこ とが分かった。

その要因を明らかにするため、InGaAs 層 の下部犠牲層が除去されていない長チャネ ルプレーナ InGaAs MOSFET を試作した。こ こでチャネル長とチャネル幅はともに 180



図 3 試作した InGaAs ナノシートチャネル MOSFET の断面 TEM 像

(b) Ti :K series



(a) Ga :K series

5.主な発表論文等

〔雑誌論文〕 計4件(うち査読付論文 4件/うち国際共著 0件/うちオープンアクセス 0件)

1.著者名 Yamaguchi Masashi、Gotow Takahiro、Takenaka Mitsuru、Takagi Shinichi	4.巻 ⁵⁸
2.論文標題 Drive current enhancement of Si MOSFETs by using anti-ferroelectric gate insulators	5 . 発行年 2019年
3.雑誌名 Japanese Journal of Applied Physics	6 . 最初と最後の頁 SBBA15~SBBA15
掲載論文のDOI(デジタルオブジェクト識別子) https://doi.org/10.7567/1347-4065/ab073b	 査読の有無
オープンアクセス オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著
	-
1 .著者名 (2)高木信一,加藤公彦,安大煥,後藤高寛,松村亮,高口遼太郎,竹中充	4 . 巻 Vol. J102-C, NO.3
2.論文標題 材料エンジニアリングによるトンネル電界効果トランジスタの高性能化	5 . 発行年 2019年
3.雑誌名 電子情報通信学会論文誌 C	6 . 最初と最後の頁 61~69
 掲載論文のD0I(デジタルオブジェクト識別子) なし	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著
. <u>+++</u> /	A 344
	4. 奁
Gotow Takahiro, Mitsuhara Manabu, Hoshi Takuya, Sugiyama Hiroki, Takenaka Mitsuru, Takagi	126

Gotow Takahiro、Mitsuhara Manabu、Hoshi Takuya、Sugiyama Hiroki、Takenaka Mitsuru、Takagi Shinichi	126
2.論文標題 Performance enhancement of p-GaAs0 51Sh0 49/1n0 53Ga0 47As betero-junction vertical tunneling	5.発行年 2019年
field-effect transistors with abrupt source impurity profile	20134
3. 雑誌名	6.最初と最後の頁
Journal of Applied Physics	214502 ~ 214502
掲載論文のD01(デジタルオプジェクト識別子)	査読の有無
https://doi.org/10.1063/1.5121567	有
オープンアクセス	国際共著
オープンアクセスではない、又はオープンアクセスが困難	-

1.著者名	4.巻
Takagi Shinichi, Kato Kimihiko, Ahn Dae-Hwan, Gotow Takahiro, Takaguchi Ryotaro, Bae Tae-Eon,	92
Toprasertpong Kasidit、Takenaka Mitsuru	
2.論文標題	5 . 発行年
(Invited) Tunneling FET Device Technology for Ultra-Low Power Integrated Circuits	2019年
3.雑誌名	6.最初と最後の頁
ECS Transactions	59 ~ 69
掲載論文のDOI(デジタルオプジェクト識別子)	査読の有無
https://doi.org/10.1149/09204.0059ecst	有
オープンアクセス	国際共著
オープンアクセスではない、又はオープンアクセスが困難	-

〔学会発表〕 計4件(うち招待講演 0件/うち国際学会 3件)

1. 発表者名 T. Gotow, M. Mitsuharu, T. Hoshi, H. Sugiyama, M. Takenaka, S. Takagi

2 . 発表標題

Improvement of ION and S.S. values of p-GaAs0.51Sb0.49/In0.53Ga0.47As hetero-junction vertical TFETs by using abrupt source impurity profile

3 . 学会等名

International Conference on Solid State Devices and Materials (SSDM)(国際学会)

4.発表年

2018年

1.発表者名

M. Yamaguchi, T. Gotow, M. Takenaka, S. Takagi

2.発表標題

Performance enhancement of Si MOSFETs using anti-ferroelectric thin films as gate insulators

3 . 学会等名

International Conference on Solid State Devices and Materials (SSDM)(国際学会)

4 . 発表年

2018年

1.発表者名

(5)S. Takagi, K. Kato, W.-K. Kim, K. Jo, R. Matsumura, R. Takaguchi, D.-H. Ahn, T. Gotow, M. Takenaka

2 . 発表標題

MOS Device Technology using Alternative Channel Materials for Low Power Logic LSI

3.学会等名

48th European Solid-State Device Research Conference (ESSDERC)(国際学会)

4. <u></u>発表年 2018年

1.発表者名

満原学,星拓也,杉山弘樹,後藤高寛,竹中充,高木信一

2.発表標題

InP基板上引張歪GaAsSbとInGaAsの膜厚増加による結晶性劣化の比較

3 . 学会等名

第66回応用物理学会春季学術講演会

4.発表年 2019年 〔図書〕 計0件

〔産業財産権〕

〔その他〕

6 . 研究組織

_

0			
	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考