

機関番号：13801

研究種目：新学術領域研究（研究課題提案型）

研究期間：2008～2010

課題番号：20200027

研究課題名（和文）

MEMS・レーザアレイによる高速動的光再構成型ゲートアレイの研究開発

研究課題名（英文）

High-speed optically reconfigurable gate array exploiting a MEMS and a laser array

研究代表者

渡邊 実 (Watanabe Minoru)

静岡大学・工学部・准教授

研究者番号：30325576

研究成果の概要（和文）：

近年、日本の半導体産業は熾烈な国際競争の中で、日本固有の技術的優位を保てずに苦戦している。また、VLSI プロセスの微細化が難しくなり、ムーアの法則に従って急激に進歩してきた VLSI 技術の先行きが不透明になってきている。それらの理由から申請者らは既存の微細化に頼る半導体の進歩の流れとは一線を画する光電子融合半導体の研究を進めてきた。本研究では MEMS・レーザアレイ・ハイブリッド構造による高速動的光再構成型ゲートアレイを開発した。10億ものコンテキストを数ナノ秒周期でゲートアレイに実装し続けることが可能で、これまでに無い超高速動的再構成技術を実現した。

研究成果の概要（英文）：

Optically reconfigurable gate arrays (ORGAs) were developed to realize next-generation large-virtual gate count programmable VLSIs. An ORGA consists of an ORGA-VLSI, a holographic memory, and a laser array. Although many configuration contexts can be stored on a volume-type holographic memory, the corresponding number of lasers must be implemented on an ORGA. However, a laser array with numerous lasers is always expensive. Therefore, to accommodate numerous configuration contexts with fewer lasers, this research has demonstrated a microelectromechanical system (MEMS) interleaving method for a holographic memory of optically reconfigurable gate arrays. This method can provide an addressing capability of a billion configuration contexts along with a nanosecond-order high-speed configuration capability.

交付決定額

(金額単位：円)

	直接経費	間接経費	合計
2008年度	9,000,000	2,700,000	11,700,000
2009年度	8,500,000	2,550,000	11,050,000
2010年度	8,500,000	2,550,000	11,050,000
総計	26,000,000	7,800,000	33,800,000

研究分野：光情報処理、集積回路工学、宇宙デバイス

科研費の分科・細目：電気電子工学・電子デバイス・電子機器

キーワード：(1) 光再構成ゲートアレイ (2) プログラマブルデバイス (3) MEMS  
(4) DLP (5) ホログラムメモリ (6) FPGA

### 1. 研究開始当初の背景

近年、日本の半導体産業は熾烈な国際競争の中で、日本固有の技術的優位を保てずに苦戦している。また、VLSI プロセスの微細化が難しくなり、ムーアの法則に従って急激に進歩してきた VLSI 技術の先行きが不透明になってきている。それらの理由から申請者らは既存の微細化に頼る半導体の進歩の流れとは一線を画する光電子融合半導体の研究を進めてきた。VLSI ゲート規模を超える情報を 3次元ホログラムメモリ内に蓄え、それを VLSI 部に動的に実装する事で、仮想的に超巨大な VLSI を実現することと、VLSI 上のゲートアレイの一部分の休止も無い、全エリア常時活性状態での運用を可能にする超高効率 VLSI を実現することがその開発目的である。

従来の光再構成型ゲートアレイはホログラムメモリのアドレッシングにレーザアレイを使用してきた。VCSEL (Vertical Cavity Surface Emitting LASER) を使用すれば、多数のレーザをアレイ状に実装できるので、その目的を達成することができるが、将来的に必要とされるコンテキスト数 (回路情報数) は 100 万以上であり、仮に 1000x1000 の VCSEL が実現できたとしても、そのコスト面で採算が取れるのかどうかの問題視されてきた。

### 2. 研究の目的

図 1 に示す MEMS・レーザアレイ・ハイブリッド構造による高速動的再構成型ゲートアレイの開発を目指す。本デバイスはホログラムメモリ、MEMS (ミラー・アレイ・デバイス)、レーザアレイ、光書き込み型プログラマブルゲートアレイ VLSI から構成される。予めホログラムメモリ内に大量の回路情報を記録しておき、MEMS とレーザアレイの併用によりホログラムメモリから高速かつ連続的に回路情報を読み出し、それら情報を VLSI 部に動的に書き込む。ホログラムメモリは非常に大容量の記憶が可能であることから 1 兆ゲートを超える超巨大な回路情報を記憶させることが可能である。また、スイッチングは低速であるが、大容量アドレッシングが得意なミラーアレイデバイス (MEMS) と、高速なスイッチングを得意とするが高価となるレーザアレイをハイブリッドに実装することで 100MHz 以上の周波数で 10 億を超えるコンテキストの定常的な再構成が実現できる。

### 3. 研究の方法

MEMS・レーザアレイを併用したホログラムメモリのアドレッシングのメカニズムを図 2 に示す。図では 1 つのレーザと 3 つのミラーを持つミラーアレイデバイスが 4 セット実装されている様子を示している。一番上から 1 回目の再構成、2 回目の再構成と、5 回分




図 1: MEMS・レーザアレイ・ハイブリッド構造による高速動的再構成型ゲートアレイの構想図




図 2: ミラーアレイデバイス、レーザアレイのハイブリッド構成を用いた光再構成

の連続した再構成の様子を示している。もし、ミラーアレイデバイスのミラーの角度調整が完了しているとする、4 つのレーザを順に点灯させていけば、レーザのスイッチング時間であるナノ秒台での高速再構成が実現できる。もちろん、レーザ数を超える再構成が続く場合には、ミラーデバイスのミラーを再度動かす必要があり、Wait が発生するが、十分な数のレーザがあればその Wait 発生は無視できる。また、レーザ数が増せば増すほど、レーザが消灯している間に動かすミラーの応答速度は遅くても許容できる。例えば 1000 個のレーザを実装して 10ns での連続再構成を行う場合、許容できるミラーの応答速度は約  $10 \mu s$  となる。この速度は MEMS の 1 種であるテキサス・インスツルメンツ社のマイクロミラーデバイス (DMD: Digital Micro mirror Device) で実現できる速度である。また、この 1000 個のレーザモジュールに実装されるミラーの数を増やせば、アドレッシングの数はいかようにでも増やすことができる。例えば、1000 個のミラーを実装したレー

ザモジュールを 1000 個実装すれば、100 万個のコンテキストの 10ns 周期でのアドレッシングが可能になる。この実証のために、光再構成型ゲートアレイ VLSI 部、ホログラムメモリ部、レーザ・MEMS ハイブリッド光源部に分けてそれぞれを分担試作し、最終的に MEMS・レーザアレイによる高速動的光再構成型ゲートアレイとして組み合わせ、試験的にその性能を明らかにした。

#### 4. 研究成果

MEMS・レーザアレイによる高速動的光再構成型ゲートアレイの開発結果を示す。図 3 にそのブロック図を、図 4 に光学写真を示す。この光学系は、波長 532nm、光出力 300mW のレーザ光源、MEMS の 1 種であるテキサス・インスツルメンツ社の DMD、液晶ホログラムメモリ (LC-SLM: Liquid Crystal Spatial Light Modulator)、ゲートアレイ VLSI から構成される。この DMD には 1024×768 個のミラーが実装されており、1 つのミラーの大きさは 10.8 $\mu$ m×10.8 $\mu$ m、各ミラーは±12° の範囲で動かせる。ここでは試験を容易にする目的で、図 5(a)に示す様に、236×236 個のマイクロミラーを 1 つのミラーとして使用し、そのミラーを 4 つ実装して試験を行った。4 ミラー・1 レーザモジュールの実装に相当する。この 4 つのミラーの内の 1 つによって反射されたレーザ光は液晶ホログラム上の対応するホログラム領域に入射する。ここで、液晶ホログラムにはセイコーエプソン製の 1,920×1,080 ピクセル、画素ピッチ 8.5 $\mu$ m×8.5 $\mu$ m の TFT 液晶パネル (L3D07U-81G00) を用い、その上に図 5(b)に示すような計算機ホログラムパターンを実装した。ここでは 4 つのコンテキストのホログラムパターンが実装されている。最終的にミラーのスイッチング、レーザのスイッチングによる光再構成に成功し、4 ミラー・1 レーザモジュールの実装に成功した。

本研究においては、この MEMS とレーザアレイとを併用した高速光再構成技術を実証




図 3 : MEMS・レーザアレイによる高速動的光再構成型ゲートアレイのブロック図




図 4 : MEMS・レーザアレイによる高速動的光再構成型ゲートアレイの光学写真




図 5: ミラーアレイとホログラムパターン

する以外にも、偏向依存性ホログラムメモリ技術の研究、MEMS デバイスをホログラムメモリとして使用した MEMS 光再構成型ゲートアレイの研究、MEMS を利用した宇宙空間向けプログラマブルデバイスの研究、MEMS 光電子デバイスの組み立て技術などの研究を実施した。それらの成果については以下の参考文献に示す。

#### 5. 主な発表論文等

〔雑誌論文〕 (計 3 件)

- [1] H. Morita, **M. Watanabe**, "Micro electro mechanical Configuration of an Optically Reconfigurable Gate Array," IEEE Journal of Quantum Electronics, Vol. 46, Issue 9, pp. 1288 - 1294, 2010.
- [2] **A. Ogiwara**, **M. Watanabe**, T. Mabuchi, **F. Kobayashi**, "Formation of holographic memory for defect tolerance in optically reconfigurable gate arrays," Applied Optics, Vol. 49, No. 22, pp. 4255-4261, 2010.
- [3] M. Nakajima, **M. Watanabe**, "A four - context optically differential reconfigurable gate array," IEEE/OSA Journal of Lightwave Technology, Vol. 27, No 20, pp. 4460-4470, 2009.

〔査読付き国際会議論文〕（計 29 件）

- [1] T. Watanabe and **M. Watanabe**, "Dependable optically reconfigurable gate array with a phase-modulation type holographic memory," International conference on Field-Programmable Logic and its Applications, 2011.
- [2] T. Mabuchi, **M. Watanabe**, **A. Ogiwara**, **F. Kobayashi**, "Optically reconfigurable gate array with a polymer-dispersed liquid crystal holographic memory," NASA/ESA Conference on Adaptive Hardware and Systems, 2011.
- [3] T. Watanabe, **M. Watanabe**, "A 16-laser array for an optically reconfigurable gate array," IEEE International Conference on Space Optical Systems and Applications, pp. 255-260, 2011.
- [4] Y. Aoyama, **M. Watanabe**, "Reduction method of refresh cycles for a dynamic optically reconfigurable gate array, IEEE Symposium on Low-Power and High-Speed Chips, 2011.
- [5] F. Matsusaki, **F. Kobayashi**, A. Nagino, **M. Watanabe**, "Programming Options for an Optical FPGA with Clockwise Dynamic Reconfigurability," International Conference on Innovative Computing and Communication and Asia-Pacific Conference on Information Technology and Ocean Engineering, 2011.
- [6] H. Morita, **M. Watanabe**, "MEMS interleaving read operation of a holographic memory for optically reconfigurable gate arrays," International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 6578, pp. 242-252, 2011.
- [7] Y. Yamaji, **M. Watanabe**, "A 64-context MEMS optically reconfigurable gate array," IEEE International Conference on Field-Programmable Technology, pp. 499-502, 2010.
- [8] H. Morita, **M. Watanabe**, "A retention time improvement method for a MEMS dynamic optically reconfigurable gate array," International Symposium on Micro-NanoMechatronics and Human Science, pp.257-261, Nagoya, Japan, Nov., 2010.
- [9] **A. Ogiwara**, **M. Watanabe**, T. Mabuchi, **F. Kobayashi**, "Formation of holographic memory using subwavelength grating mask for optically reconfigurable gate array, " MICROOPTICS CONFERENCE, pp. 108-109, 2010.
- [10] T. Watanabe, **M. Watanabe**, "Fault tolerance of a holographic storage system," International Symposium on Communications and Information Technologies, pp. 1126-1130, 2010.
- [11] D. Seto, **M. Watanabe**, "Recovery method for a laser array failure on Dynamic Optically Reconfigurable Gate Arrays, IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 411-419, 2010.
- [12] H. Morita, **M. Watanabe**, "Relationship between alignment errors of optical components and power consumption in optoelectronic devices," IEEE CPMT Symposium Japan, CD-ROM, 2010.
- [13] H. Morita, **M. Watanabe**, "A binary MEMS Optically Reconfigurable Gate Array," IEEE/ACIS International Conference on Computer and Information Science, pp. 63-68, 2010.
- [14] H. Morita, **M. Watanabe**, "Excellent Fault Tolerance of a MEMS Optically Differential Reconfigurable Gate Array," Optical MEMS and Nanophotonics, pp. 133-134, 2010.
- [15] D. Seto, **M. Watanabe**, "Partial block - by - block reconfiguration for a dynamic optically reconfigurable gate array," International Conference on engineering of reconfigurable systems and algorithms, pp. 232-237, July, 2010.
- [16] Y. Aoyama, **M. Watanabe**, "An acceleration method of optical reconfigurations using analog configuration contexts," NASA/ESA Conference on Adaptive Hardware and Systems, pp. 311-315, 2010.
- [17] D. Seto, **M. Watanabe**, "Recovery method for a turn-off failure mode of a laser array on an ORGA," NASA/ESA Conference on Adaptive Hardware and Systems, pp. 242-247, 2010.
- [18] D. Seto, **M. Watanabe**, "MEMS dynamic optically reconfigurable gate array usable under a space radiation environment," International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 5992, pp. 134-144, 2010.
- [19] D. Seto, **M. Watanabe**, "MEMS inversion/non-inversion dynamic optically reconfigurable gate array," IEEE International Symposium on System Integration, pp. 24-29, 2009.
- [20] H. Morita, **M. Watanabe**, "MEMS Optically Differential Reconfigurable Gate Array," IEEE International Conference on Electron Devices and Solid-State

- Circuits, pp. 119-122, 2009.
- [21] D. Seto, **M. Watanabe**, "Fault tolerance analysis of MEMS holographic memory for DORGAs," International Symposium on Micro-NanoMechatronics and Human Science, pp. 33-37, 2009.
- [22] **A. Ogiwara**, Y. Ochi, M. Miyake, **M. Watanabe**, T. Mabuchi, **F. Kobayashi**, "Formation of volume holographic memory using liquid-crystal composites for optically reconfigurable gate array," 15th MICROOPTICS CONFERENCE, pp. 194-195, 2009.
- [23] H. Morita, **M. Watanabe**, "MEMS Optically Reconfigurable Gate Array," International conference on Field Programmable Logic and its Applications, pp. 511- 515, 2009.
- [24] T. Mabuchi, K. Miyashiro, **M. Watanabe**, **A. Ogiwara**, "Fault tolerance of a dynamic optically reconfigurable gate array with a one-time writable volume holographic memory," IEEE International Midwest Symposium on Circuits & Systems, pp. 917-920, 2009.
- [25] M. Nakajima, **M. Watanabe**, "A sixteen context dynamic optically reconfigurable gate array," NASA/ESA Conference on Adaptive Hardware and Systems, pp. 120-125, 2009.
- [26] T. Mabuchi, K. Miyashiro, **M. Watanabe**, **A. Ogiwara**, "Defect tolerance of an optically reconfigurable gate array with a one-time writable volume holographic memory," NASA/ESA Conference on Adaptive Hardware and Systems, pp. 106-111, 2009.
- [27] T. Mabuchi, K. Miyashiro, **M. Watanabe**, **A. Ogiwara**, "Optically reconfigurable gate array with a one-time writable holographic memory," International Conference on engineering of reconfigurable systems and algorithms, pp. 307-308, 2009.
- [28] S. Kato, **M. Watanabe**, "Inversion/non-inversion implementation for an 11,424 gate-count dynamic optically reconfigurable gate array VLSI," International Symposium on Systems, Architectures, Modeling and Simulation, Lecture Notes in Computer Science, Vol. 5657, pp. 139-148, 2009.
- [29] M. Nakajima, **M. Watanabe**, "Fast optical reconfigurations of a nine-context DORGA," International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 5453, pp. 123-132, 2009.
- [学会発表] (計 27 件)
- [1] 森田, **渡邊**, 「MEMS ダイナミック光再構成型ゲートアレイにおける MEMS 組立精度」, 電子情報通信学会技術研究報告 (VLIS 設計研究会), vol.109, no 360, VLD2010-106, pp. 151-156, 慶応大学, 1 月, 2011.
- [2] 森田, **渡邊**, 「ホログラム閾値可変による MEMS ダイナミック光再構成型ゲートアレイの動作効率改善法」, 第 8 回情報学ワークショップ (WiNF2010), CD-ROM, 名古屋大学, 12 月, 2010.
- [3] 渡辺, **渡邊**, 「ホログラムメモリシステムのレーザーアレイ故障の復旧方法」, 第 54 回宇宙科学技術連合講演会, CD-ROM, 静岡県コンベンションアーツセンター「グランシップ」, 11 月, 2010.
- [4] 森田, **渡邊**, 「光再構成型ゲートアレイにおける MEMS アドレッシング技術」, 電子情報通信学会技術研究報告 (リコンフィギャラブルシステム研究会), vol. 110, No. 204, RECONF2010-30, pp. 73-78, 静岡大学, 9 月, 2010.
- [5] 渡辺, **渡邊**, 「光再構成型ゲートアレイのレーザーアレイ故障の復旧方法」電子情報通信学会技術研究報告 (機構デバイス研究会), vol. 110, No. 178, OPE2010-55, pp. 135-140, 千歳アルカディアプラザ, 8 月, 2010.
- [6] 山地, **渡邊**, 「64 コンテキスト MEMS 光再構成型ゲートアレイ」電子情報通信学会技術研究報告 (機構デバイス研究会), vol. 110, No. 178, OPE2010-56, pp. 140-144, 千歳アルカディアプラザ, 8 月, 2010.
- [7] 間淵, **渡邊**, **荻原**, **小林**, 「偏光依存性ホログラムメモリの偏光スイッチングを用いた光再構成試験」, 平成 22 年度電気関係学会東海支部連合大会, CD-ROM, 中部大学, 8 月, 2010.
- [8] 瀬戸, **渡邊**, 「ダイナミック光再構成型ゲートアレイのレーザー故障回避」, 第 57 回応用物理学関係連合講演会 講演予稿集, 東海大学湘南キャンパス, p. 03-112, 3 月, 2010.
- [9] 間淵, 越智, **渡邊**, **荻原**, **小林**, 「偏光依存性ホログラムメモリを用いた光再構成試験」, 第 57 回応用物理学関係連合講演会 講演予稿集, 東海大学湘南キャンパス, p. 03-087, 3 月, 2010.
- [10] **荻原**, 越智, **渡邊**, 間淵, **小林**, 「液晶を用いた光再構成型ゲートアレイ用異方性ホログラムメモリの作製」, 第 57 回応用物理学関係連合講演会 講演予稿集, 東海大学湘南キャンパス, p. 12-232, 3 月, 2010.
- [11] 森田, **渡邊**, 「差分光再構成手法に対す



- る不良耐性」, 電子情報通信学会技術研究報告(画像工学研究会), vol. 109, No. 469, IE2009-192, pp. 77-82, 東北大学, 3月, 2010.
- [12] 瀬戸, 渡邊, 「MEMS を用いた反転・非反転ダイナミック光再構成型ゲートアレイ」, 電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会), Vol. 109, No. 320, RECONF2009-43, pp. 7-12, 高知文化プラザ, 12月, 2009.
- [13] 森田, 渡邊, 「デジタルミラーデバイスを用いた差分光再構成型ゲートアレイ」電子情報通信学会技術研究報告(信号処理研究会), Vol. 109, No. 226, SIP2009-56, pp. 1-5, 福井県 芦原温泉, 10月, 2009.
- [14] 瀬戸, 渡邊, 「MEMS ダイナミック光再構成型ゲートアレイの不良耐性」, 電子情報通信学会技術研究報告(VLSI 設計技術研究会), Vol. 109, no. 201, VLD2009-42, pp. 71-76, 大阪大学, 9月, 2009.
- [15] 間渕, 宮城, 渡邊, 荻原, 「不揮発性液晶ホログラムメモリを用いた光再構成型ゲートアレイの不良耐性」, 第53回宇宙科学技術連合講演会, CD-ROM, 京都大学, 9月, 2009.
- [16] 森田, 渡邊, 「MEMS を使用した光再構成技術」, 第53回宇宙科学技術連合講演会, CD-ROM, 京都大学, 9月, 2009.
- [17] 瀬戸, 渡邊, 「MEMS を用いたダイナミック光再構成型ゲートアレイ」, 平成21年度電気関係学会東海支部連合大会, CD-ROM, 愛知工業大学, 9月, 2009.
- [18] 森田, 渡邊, 「デジタルミラーデバイスを用いた4コンテキスト光再構成」, 電子情報通信学会技術研究報告(光エレクトロニクス研究会), vol. 109, no. 173, OPE2009-81, pp. 37-40, 東北大学, 8月, 2009.
- [19] 間渕, 宮城, 渡邊, 荻原, 「不揮発性液晶ホログラムメモリを用いたダイナミック光再構成型ゲートアレイの故障耐性」, 電子情報通信学会技術研究報告(回路とシステム研究会), vol. 109, no. 110, CAS2009-20, pp. 109-112, 釧路市生涯学習センター, 7月, 2009.
- [20] 森田, 渡邊, 「デジタルミラーデバイスを用いた光再構成」, 電子情報通信学会技術研究報告(回路とシステム研究会), vol. 109, no. 110, CAS2009-21, pp. 113-116, 釧路市生涯学習センター, 7月, 2009.
- [21] 間渕, 宮城, 渡邊, 荻原, 「不揮発性液晶ホログラムメモリを用いたダイナミック光再構成型ゲートアレイ」, LSI とシステムのワークショップ, pp. 277-279, 北九州国際会議場, 5月, 2009.
- [22] 森田, 渡邊, 「光再構成型ゲートアレイの組み立て誤差・総合補正手法」, LSI とシステムのワークショップ, pp. 286-288, 北九州国際会議場, 5月, 2009.
- [23] 瀬戸, 渡邊, 「11,424 ゲートダイナミック光再構成型ゲートアレイへの多数決回路実装」, 第56回応用物理学関係連合講演会 講演予稿集, 筑波大学, p., 3月, 2009.
- [24] 中島, 渡邊, 「16 コンテキスト光再構成型ゲートアレイ」, 電子情報通信学会技術研究報告(回路とシステム研究会), vol. 108, no. 453, CAS2008-111, pp. 61-65, 岐阜長良川温泉国際会議場, 3月, 2009.
- [25] 間渕, 宮城, 渡邊, 荻原, 「不揮発性液晶ホログラムメモリを用いた光再構成型ゲートアレイ」, 電子情報通信学会技術研究報告(回路とシステム研究会), vol. 108, no. 453, CAS2008-112, pp. 67-70, 岐阜長良川温泉国際会議場, 3月, 2009.
- [26] 瀬戸, 渡邊, 「ダイナミック光再構成型ゲートアレイのゲートアレイ部の性能評価」, 電子情報通信学会技術研究報告(集積回路研究会), vol. 108, no. 347, ICD2008-117, pp. 73-78, 東工大(大岡山), 12月, 2008.
- [27] 中島, 渡邊, 「13.75ns 高速ホログラム光再構成」, 電子情報通信学会技術研究報告(シリコン材料・デバイス研究会), vol. 108, no. 292, SDM2008-171, pp. 15-19, 機械振興会館, 11月, 2008.

[その他]

ホームページ等

<http://www.ipc.shizuoka.ac.jp/~tmwatan/>

## 6. 研究組織

### (1) 研究代表者

渡邊 実 (Minoru Watanabe)

静岡大学・工学部・准教授

研究者番号: 30325576

### (2) 研究分担者

小林 史典 (Fuminori Kobayashi)

九州工業大学・システム創成情報工学研究系・教授

研究者番号: 60134970

荻原 昭文 (Akifumi Ogiwara)

神戸市立工業高等専門学校 電子工学科・教授

研究者番号: 00342569

### (3) 連携研究者 無し