

令和 5 年 5 月 22 日現在

機関番号：10101

研究種目：若手研究

研究期間：2020～2022

課題番号：20K14708

研究課題名（和文）高電力密度を実現するMHz級低背トランスの限界設計理論の体系化

研究課題名（英文）Systematization of Limit Design Theory of MHz Planar Transformers realize High Power Density

研究代表者

折川 幸司（ORIKAWA, Koji）

北海道大学・情報科学研究所・助教

研究者番号：50781324

交付決定額（研究期間全体）：（直接経費） 3,300,000円

研究成果の概要（和文）：本研究の目的は低背化が要求されるMHz級スイッチング電力変換器に使用される低背トランスの高電力密度化の限界設計理論を体系化することである。本研究の成果は(1)巻線の発熱を分散可能な巻線構造および適用する回路構成に応じた漏れインダクタンスの非対称化の実現、(2)二台の電源だけで実負荷試験が可能な負荷試験法を基にしたコンデンサキャンセル方式のトランス負荷試験法の提案、(3)外付けインダクタを必要とする単相デュアルアクティブブリッジコンバータ用トランスに対して外付けインダクタを使用せずに、二台の低容量の電源のみで単相デュアルアクティブコンバータの実負荷状態下で損失測定を可能とした、である。

研究成果の学術的意義や社会的意義

半導体スイッチがMHzでも高効率でスイッチングできるようになってきたことで、受動部品であるトランスの損失密度の増加が課題となっており、発熱を考慮した高電力密度化が必要とされている。それに対して、本研究の成果がMHzで動作するトランス開発の一助になることが期待される。また、MHzで動作するトランスの損失を実負荷状態下で正確にしかも分離して把握することは困難である。それに対して、本研究で検討した漏れインダクタンスのリアクタンスを直列コンデンサでキャンセルして負荷試験に必要な電源容量を低減しつつ、かつ損失を分離して測定できるアイデアは学術的に大きな価値がある。

研究成果の概要（英文）：The purpose of this research is to systematize a limit design theory of MHz planar transformers realize high power density. The research results are as follows: (1) A winding structure that can disperse heat of windings and antisymmetrization of leakage inductance according to circuit configurations were realized, (2) An actual load test method using a series capacitor based on an actual load test method using only two power supplies was proposed to reduce power capacity of the power supply even an operation frequency of the transformer is MHz range, and (3) An actual load test without an external inductor was performed for a transformer require the external inductor in single-phase dual active bridge converters.

研究分野：パワーエレクトロニクス

キーワード：低背トランス プレーナトランス 高電力密度 漏れインダクタンス 負荷試験 損失測定

1. 研究開始当初の背景

車載用充電器や通信用電力変換器向けにプリント基板を用いた絶縁トランスの開発が盛んである。プリント基板で実現する巻線パターンの幅と厚みは数 W から数百 W レベルの電力変換器の電流を得意としている。しかし、近年の自動運転などの自立した移動体の増加や通信量増加によるそれらの電力変換器の大容量化に伴って、厚銅基板を使用した大容量向けプリント基板の開発も進められている。

一方で、近年の半導体デバイスのスイッチング周波数の高周波化に伴って、トランスが電力変換器に占める体積の割合が相対的に増加してきている。そのため、トランスの小型化を目的として、低背トランスが期待されている。同じ体積で同じ損失密度であれば、低背化し表面積を確保することで放熱面積を確保することができる。しかし、高い動作周波数によって増加する鉄損と表皮効果やうず電流によって増加する銅損が低背トランスの適用限界を決めている。

以上の背景に対して、低鉄損である磁性材料の開発や高周波に起因する銅損を低減可能な巻線構造が提案されてきている。また、それらのトランスの損失を評価するために、無負荷試験によって鉄損を測定、短絡試験によって銅損を測定する方法が従来から採用されている。これらの方法の利点は低容量の電源で試験できることである。しかし、近年のトランス損失の低減や漏れインダクタンスを積極的に利用するアプリケーションの増大により、実負荷状態で正確にトランス損失を鉄損と銅損に分けて評価する必要性が生じてきている。トランスを実負荷状態にするためには、トランスの容量に応じた電源と負荷を用意する必要がある。しかし、MHz 帯に対応する大容量の電源と負荷を用意するのはしばしば困難である。これらの問題に対して、本研究では絶縁形電力変換器の実負荷状態での回路電流や共振条件を決定する重要な役割を担う漏れインダクタンスに着目したトランスの開発および負荷試験の開発を行う。研究代表者はこれまでに kHz で動作する正弦波励磁のトランスに対して、低容量の二台の電源のみで実負荷状態を実現できる負荷試験法を提案し、実機検証している。この先行研究の特長は、低電源容量というだけでなく、トランス損失を分離して測定できる点にもある。しかし、これまでに(1)アプリケーションに応じたトランスの漏れインダクタンスの非対称化、(2)MHz では漏れインダクタンスのリアクタンスが大きく、負荷電流を流すための電源に必要な電源容量が増大する問題への対策、(3)外付けインダクタを必要とするトランスの負荷試験法、については未検討であった。

2. 研究の目的

本研究の目的は低背化が要求される MHz 級スイッチング電力変換器に使用される低背トランスの高電力密度化の限界設計理論を体系化することである。低損失密度を実現する巻線構造の設計手法、低損失密度を実現する磁性材料の選定方法およびその構造設計を統合することで、周辺部品に比べて比較的設計自由度の高い低背トランスを限界設計することができる。以下に課題を示す。

(1)アプリケーションに応じたトランスの漏れインダクタンスの非対称化

回路損失および制御性の観点から、アプリケーションに応じてトランスの漏れインダクタンスを適切に一次側もしくは二次側に配置させる必要がある。しかし、これまで提案されている方法では磁性材料の透磁率特性に漏れインダクタンスが依存する場合が多い。以上の課題に対して、本研究ではトロイダルトランスを例に、磁性材料の透磁率特性に依存せずに漏れインダクタンスが実現可能であり、かつアプリケーションに応じて一次側もしくは二次側に漏れインダクタンスを適切に配置可能なトランス構造を提案する。

(2)負荷を使用せずに低容量の二台の電源のみによる MHz トランスの実負荷状態下での損失測定

研究代表者らの先行研究において、kHz 帯で動作する正弦波励磁のトランスに対して、負荷を使わず二台の低容量の電源のみで実現する負荷試験法を提案している。この原理は、トランスの電力が二台の電源を介して循環する方式に基づいている。また、各電源が供給する電流は励磁電流と負荷電流に分かれており、トランス損失を励磁損と負荷損に分離して測定することが可能である。負荷電流を流す役割を担う電源の電圧は漏れインダクタンスのリアクタンスで決まる。したがって、MHz 帯で動作するトランスの場合、kHz 帯のトランスに比べて、負荷電流を供給する電源に高い電圧が必要となる。そこで、本研究では等価的に漏れインダクタンスのリアクタンスを低減する方法を提案し、負荷電流を供給する電源の電圧を低減可能であることを確認する。

(3)外付けインダクタを必要とするトランスの負荷試験法

図 1 に外付けインダクタを必要とするトランスに先行研究の負荷試験法を適用した場合の回路構成を示す。図 1 より、外付けインダクタを使用したまま先行研究の負荷試験法を適用すると、漏れインダクタンスが増加することと等価になることがわかる。したがって、(2)で述べたように負荷電流を供給する電源(電源 b)の電圧が外付けインダクタのインダクタンス値に応じて増大する問題が生じる。そこで、本研究では外付けインダクタを必要とする単相デュアルアクティブブリッジコンバータ用トランスを例に、外付けインダクタを使わずに低容量の二台の電源のみで単相デュアルアクティブコンバータの実負荷動作を再現する負荷試験法を提案する。




図1 外付けインダクタを必要とするトランスに先行研究（二台の電源のみを用いた負荷試験法）を適用した場合の回路構成

3. 研究の方法


第2章で述べた研究目的は以下の方法で達成した。

(1) アプリケーションに応じたトランスの漏れインダクタンスの非対称化

図2に提案するトロイダルトランスの漏れインダクタンスの発生原理を示す。図2(a)に示す基本構造では内層が一次巻線、外層が二次巻線である。図2(b)に図2(a)のトランスの磁束密度を有限要素法でシミュレーションした時のトランス中心部の断面(断面S)におけるベクトルプロットを示す。コア内部の磁束密度は表示していない。なお、原理確認のため有限要素法に用いた3Dモデルの巻線は丸線とした。シミュレーション結果から、一次・二次巻線間の空間に磁束が集中していることがわかる。これらの磁束は内層の一次巻線には鎖交しないため、二次漏れインダクタンスが発生する。同様に、内層が二次巻線、外層が一次巻線の場合は一次漏れインダクタンスが発生する。本研究では内層と外層の巻線配置が異なる2種類のトロイダルトランスを試作し、開放試験と短絡試験から各インダクタンスを測定する。その結果を用いて、一次側および二次側に漏れインダクタンスを集中して配置できることを確認する。

(2) 負荷を使用せずに低容量の二台の電源のみによるMHzトランスの実負荷状態下での損失測定

本研究では、図1に示した電源bに直列にコンデンサを接続してトランスの漏れインダクタンスのリアクタンスをキャンセルする方法を検討する。この方法は負荷電流が正弦波である場合に限定されるが、漏れインダクタンスのリアクタンスをキャンセルすることでMHz帯で動作するトランスに対しても電源bに必要な電圧を大幅に低減することが可能である。



(a) 提案するトロイダルトランスの基本構造 (b) 磁束密度ベクトルプロット

図2 提案するトロイダルトランスの漏れインダクタンスの発生原理

(3) 外付けインダクタを必要とするトランスの負荷試験法

図 3 に外付けインダクタを必要とする単相デュアルアクティブブリッジコンバータ用トランスにおいて、外付けインダクタを使用せずに二台の電源のみで単相デュアルアクティブコンバータの実負荷状態を再現可能な回路構成を示す。本研究では、外付けインダクタを使用しなくても、試験トランスに印加される電圧が単相デュアルアクティブブリッジコンバータの実負荷状態と同じになるように、電源 a および電源 b の電圧波形を算出し、試験トランスに印加する。各電源とトランスの実験波形および有効電力を測定し、提案法の有効性を確認す




図 3 外付けインダクタを使用せずに単相デュアルアクティブブリッジコンバータの実動作状態を実現可能な試験法の回路構成

る。
4. 研究成果

第 3 章に示した方法を用いて以下の研究成果を得た。

(1) アプリケーションに応じたトランスの漏れインダクタンスの非対称化

図 4 に試作した 2 種類のトロイダルトランスの写真を示す。巻数比は 1:2 である。図 4(a) に内層が一次巻線、外層が二次巻線のトランス、図 4(b) に内層が二次巻線、外層が一次巻線のトロイダルトランスを示す。図 5 にトランスの等価回路、表 1 に等価回路に示した漏れインダクタンスの測定結果を示す。表 1 より、狙い通りに漏れインダクタンスが二次側に集中するトランス、一次側に集中するトランスをそれぞれ実現することができた。本研究成果は 2021 年電気学会全国大会にて発表した。今後は、所望の漏れインダクタンスの設計法の確立を目指す



(a) 二次側に集中するモデル




(b) 一次側に集中するモデル

図 4 漏れインダクタンスを非対称化可能なトロイダルトランスの試作器

表 1 試作器の漏れインダクタンス

(a) 二次側に集中 (b) 一次側に集中



L_{lp}	0.04 μH	0.20 μH
L_{ls}	0.58 μH	0.01 μH
L_l	0.74 μH	0.81 μH


図 5 トランスの等価回路

す。

- (2) 負荷を使用せずに低容量の二台の電源のみによる MHz トランスの実負荷状態下での損失測定
 コンデンサを図 1 に示した電源 b に直列に接続して、漏れインダクタンスのリアクタンス
 をキャンセルすることで、電源 b の電源電圧を低減できることを実験的に確認した。しかしな
 がら、負荷電流の位相によっては必ずしも電源 b の電源電圧を低減できないことや実負荷状
 態の再現が難しくなることが実験的に明らかになった。今後は提案する負荷試験法の等価回
 路を基にこれらの問題の詳細を理論検討する。

(3) 外付けインダクタを必要とするトランスの負荷試験法

図 6 に単相デュアルアクティブブリッジコンバータの定格負荷時 (図 6(a)) と低出力時 (図
 6(b)) の 2 つの実負荷状態を再現した負荷試験法における電源 a, 電源 b, トランスの各実験
 波形を示す。実験波形より、外付けインダクタを使用せずとも、単相デュアルアクティブブリ
 ッジコンバータのトランスの一次側および二次側電圧の位相差を模擬した電源 a と電源 b の
 位相差に対して、試験トランスの動作波形が単相デュアルアクティブブリッジコンバータの
 実動作と同じであることがわかる。このとき、電源 a の有効電力は励磁損失に相当するため位
 相差に依らず一定であり、電源 b の有効電力は負荷損に相当するため位相差に応じて変化す
 ることも確認できた。また、トランスの入出力電力の差分からトランス損失をまとめて測定す
 る従来法に比べて、提案法は励磁損と負荷損を分離して測定できるうえに、各電源の適切
 な電圧もしくは電流に応じてパワーメータの電圧電流レンジを設定できるため、トランス損
 失を高精度に測定できることを明らかにした。本研究成果は 2023 IEEE Applied Power
 Electronics Conference (APEC) にて発表した。



(a) $\delta = 90^\circ$

(b) $\delta = 0^\circ$

図 6 単相デュアルアクティブブリッジコンバータの実負荷状態を再現した
 負荷試験法における電源 a, 電源 b, トランスの各実験波形

5. 主な発表論文等

〔雑誌論文〕 計0件

〔学会発表〕 計2件（うち招待講演 0件 / うち国際学会 1件）

1. 発表者名 新帯亮平
2. 発表標題 トロイダルトランスの漏れインダクタンスを非対称化する巻線構造の検討
3. 学会等名 令和3年電気学会全国大会
4. 発表年 2021年

1. 発表者名 Koji Orikawa
2. 発表標題 Load Test Method Using Two Small-Capacity Power Supplies for High-Frequency Transformers in Single-Phase Dual Active Bridge Converters
3. 学会等名 2023 IEEE Applied Power Electronics Conference (APEC) (国際学会)
4. 発表年 2023年

〔図書〕 計0件

〔産業財産権〕

〔その他〕

北海道大学電気エネルギー変換研究室ホームページ https://www.ist.hokudai.ac.jp/labo/eec/index.html 北海道大学研究者総覧（折川 幸司） https://researchers.general.hokudai.ac.jp/profile/ja.7ad3b54b4f05ce35520e17560c007669.html
--

6. 研究組織

	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考
研究協力者	小笠原 悟司 (OGASAWARA Satoshi)		

7. 科研費を使用して開催した国際研究集会

〔国際研究集会〕 計0件

8. 本研究に関連して実施した国際共同研究の実施状況

共同研究相手国	相手方研究機関
---------	---------