研究成果報告書 科学研究費助成事業



今和 5 年 5 月 3 1 日現在

機関番号: 12501			
研究種目:若手研究			
研究期間: 2020 ~ 2022			
課題番号: 20K14779			
研究課題名(和文)Ge MOS界面の遅い準位特性解明と密度低減手法確立更なる次世代デバイスへの応用			
研究理題名(苗文)Study of slow trap characteristics and reduction methods of its density in Go			
MOS interfaces for future devices.			
研究代表者			
柯 夢南(Ke, Mengnan)			
千葉大学・大学院工学研究院・助教			
研究者番号:40849402			
交付決定額(研究期間全体):(直接経費) 3,200,000円			

研究成果の概要(和文):更なる微細CMOS技術を実現するため、高性能Ge MOSFETの実現が期待されている。しかし、Ge MOS界面近傍に存在する大量な遅い準位が原因で、信頼性は大きな問題となっている。本研究は遅い準位の電界と時間依存性を調査し、Vとtの加速因子を世界初で提出した。また、正孔と電子の遅いトラップを区別するための新しい測定手順が提案され、A1203/GeOX/P-Geゲートスタックに適用された。強い反転ゲートバイン アスで明らかな電子遅い準位は、Nst-Eoxの関係を理解する上で非常に重要であり、有効な電子と正孔の遅い準 位密度は、それぞれp-Ge MOS界面で評価出来るようになった。

研究成果の学術的意義や社会的意義

研究成果の学術的意義や社会的意義 近年Si CMOS微細化による種々の物理的限界の顕在化が問題となっており、Siよりも移動度の高い半導体を利用 して電流駆動力を向上させるMOSトランジスタ技術に注目が集まっている。Geは、高い電子移動度と正孔移動度 をもち、かつSiプラットフォームとも比較的親和性が高いことから、未来のチャネル材料の最優先候補として考 えられている。本研究は、Geを用いた高性能のトランジスタ実現のために必須の高品質Ge MOS構造の形成技術の 提案と物理的機構の解明について研究を進めてきた。特に、Geトランジスタの閾値変動の起源と考えられている 界面近傍の遅い準位の物理的機構の解明とその密度の低減手法の提案した。

研究成果の概要(英文):(1)We have evaluated the densities of existing, generated electron slow trap and hole trap density for Al203/Y203/Ge0x/n-Ge MOS interfaces with post-PO and Al203/Ge0x/n-Ge MOS interfaces with post- and pre-PO. The pre-PO and Y2O3 insertion have been found to reduce existing and generated slow electron traps, respectively, contributing to the reduction in total slow trap density.

(2)We have discriminated the different types of slow traps in Ge nMOS interfaces in large Eox. It was found that only existing slow traps are responsible in low Eox, while generation of slow traps and hole trapping additionally occur in high Eox.

(3) A new measurement procedure to discriminate hole and electron slow traps has been proposed and applied to Al203/Ge0x/p-Ge gate stacks. Both electron and hole slow trap densities have been successfully evaluated in p-Ge MOS capacitors The electron slow traps, evident under the strong inversion condition, is very important in understanding the Nst-Eox relationship.

研究分野: 電気電子材料工学

キーワード: MOS界面 ゲルマニウム MOSFET 遅い準位 界面準位

科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等に ついては、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属します。

1.研究開始当初の背景

(1)1947年にベル研究所においてトランジスタが発明されて以来、半導体は、コンピュータ、家 電製品や電気通信などの我々の生活に密接する技術分野に貢献するだけでなく、社会全体に大 きな経済効果をもたらしてきた。急速な発展を遂げた半導体産業は今もなお成長を続けており、 2021年末の市場規模は5500億ドル以上に達している。半導体の発展を支えてきたコア技術は、 MOSFETの微細化である(図1)。MOSFETは、1960年に発明されて以降、デバイスの各パラメー



図1 トランジスタ微細化ロードマップ。(IRDS2021より)

タを同じ割合で縮小させることでデバイスの高性能化を実現してきた。この微細化はスケーリ ング則と呼ばれており、これによって、今日の半導体回路の高密度集積化、高速化、低消費化、 および機能当たりのコスト低下などが達成されている。しかし、近年、Si CMOS の微細化から種々 の物理的限界が顕在化してきており、Si よりも移動度の高い半導体を利用して電流駆動力を向 上させる MOS トランジスタ技術に注目が集まっている。図1に示した予測によると、2028年の MOS トランジスタのチャネル長は約2 nm で飽和することになるが、特に AI、IoT などの技術分 野の用途に適応するには、さらなる高性能デバイスの実現が求められており、集積回路の動作速 度を 10⁴~10⁵倍程度改善する必要がある。そのため、高移動度チャネル材料の導入、チャネル膜 厚極薄化や3次元集積技術などが期待されている。

(2)Ge は、高い電子移動度と正孔移動度をもち、 かつ Si プラットフォームとも比較的親和性が 高いことから、未来のチャネル材料の最優先候 補と考えられている。しかしながら、MOS 界面品 質改善や、低抵抗・低リーク S/D、高品質・極薄 Ge チャネル層形成、集積化技術などの実現に関 する様々な問題があり、中でも、界面特性の優 れたゲートスタックの実現は最も解決すべき問 題の一つである(図2)。提案者は、低密度の界



図2 Ge-MOS トランジスタの技術課題。

面準位、遅い準位、および低い SiO₂ 膜換算膜厚(EOT)を備えた高品質の MOS 界面の実現が、こ のような Ge-CMOS 性能を向上させる上で避けては通れないと考えられる。近年、Ge トランジス タに関するほとんどの研究は、高い移動度や微細化構造などに焦点が当てられてきた。しかしそ の一方で、Ge MOSFET にとって非常に重要な欠点である信頼性の低さは解決されてない。現時点 でも Si MOSFET を明確に突破する極薄 EOT、高信頼性、高移動度を揃える Ge MOSFET 技術は提案 されていない。特に Ge nMOS の場合は、pMOS より遅い準位密度が一桁高く、ほとんど使えない のが現状である。また、この遅い準位が、信頼性に加えて、2 つの面でチャネルの移動度に影響 を与える可能性がある。1 つは、キャリア捕獲に関連するもので、遅い準位によりチャネル電流 が減少することでチャネル電流から導出される実行移動度の定量的評価が難しくなるものであ る。もう一つは、キャリアの捕獲がクーロン中心の増加につながり、クーロン散乱の影響を大き くさせ、移動度が劣化するものである。したがって、高性能・高信頼性 Ge MOSFET を実用化する ため、バイアス温度不安定性(BTI)の原因となる遅い準位密度を減らし、信頼性を大幅に改善 することが非常に重要である。

2.研究の目的

高性能・高信頼性 Ge MOSFET の実現における大きな課題は、Ge MOS ゲートスタック構造の信 頼性向上であり、特にトランジスタの閾値変動の起源と考えられている界面近傍の遅い準位の 物理的機構の解明とその密度の低減手法の提案である。本研究は、極薄のゲート絶縁膜かつ低欠 陥の MOS 界面を実現するための新しい Ge MOS 形成技術である原子層堆積法やプラズマ酸化法な どを用い、堆積する種々の誘電体薄膜を有する新規の Ge MOS 界面プロセスを提案・実証すると 共に、遅い準位の物理的起源の解明や、遅い準位の新しい評価技術と低減手法などの提案・確立 する。

3.研究の方法

遅い準位の起源を理解するため、その評価する方法が非常に重要なことである。本研究代表者は、C-V曲線のヒステリシスを使用して遅い準位密度(ΔN_{st})を評価することを Al₂O₃/GeO_x/Ge MOS 界面明確に研究した。

4.研究成果

(1)図3に、プラズマ前酸化プロセスを用いた厚さ 1.5nmのAl₂0₃/GeO_x/Geのプロセスフローと構造を示さ れる。Ge基板を前処理した後、酸素プラズマ2sによ り、極薄GeO_x界面層を生成され、速やかにALDで1.5nm Al₂O₃を堆積した。その後、窒素環境で30分アニールし た後、100nm厚みの金正面電極とアルミニウムバック電 極を蒸着する。

次に、図4(a)を示した同じ V_{start} と変化する V_{stop}を使用したサイクルスキャン法で n, p-Ge MOS 界面を測定した。n type の場合、Vminを固定 し、V_{max}を増加して、逆にp typeの場合、V_{max}を 固定し、Vminを低減する。図4(b)は電界を変化し ている n-Ge MOS 界面の C-V 曲線を示した。電界 が増加する時、C-V ヒステリシスも大きくなる。 図 4 (c)は VFB 値の変化量を計算し、qNst=Cox Vhys お よび *E_{ox}=(V_{max}-V_{FB})/CET* の式で図 4 (d)のような Nst-Eox 依存性をプロットできる。電界が増加す る時、有効遅い準位密度が高くなることをはっき りする。我々は、この現象を理解するため、初め て $Nst = AE_{ox}^{AF(V)}$ 式を提出した。このAF(V)は電界 により遅いトラップ加速因子(Acceleration factor)として定義される。今まで、世界中で遅 い準位密度の低減だけを議論するが、このAF(V) 低減や影響なども研究する価値が大きいと思う。 電界によってトラップ現象がある一方、研究代表 者は時間によって遅い準位が更にトラップされ る現象も発見した。図5(a)はその測定方法を示 した。n-Ge MOS キャパシタに対して、一定な V_{min} 時間と変動する Vmax 時間で C-V を測定する。Vmax のホールド時間は1から999秒のC-V曲線を図 5 (b) で示した。時間は長いほど、C-V ヒステリシ スも大きくなる。上記と同様に、図5(c)から電 子遅い準位密度を計算し、5(d)のような、遅い 準位密度とホールド時間の依存性をプロットす ることができる。明らかに、一定な傾きで増加現 象が観測される。この現象を理解するため、我々 も初めて*Nst* = $Bt^{AF(t)}$ 式を提出した。このAF(t) は時間による遅いトラップ加速因子として定義 される。電界と時間の複合効果を考慮すると、電 界と時間トラップ現象の相互作用はまだ詳しく 理解してない、 $Nst = AE_{ox}^{AF(V)} \ge Nst = Bt^{AF(t)}$ 統 一するため、更に研究する必要がある。

(2) 一方、研究代表者は p-Ge MOS キャパシタに ついて、C-V ヒステリシスを注意深く調べると、 小さな正のゲートバイアス (<V_{th}) での遅いトラ ッピングは、ホールトラッピングにのみ起因する ことが分かった。一方、大きな正のゲートバイア ス(>V_{th})の下では、遅い電子トラップが遅いト ラップ特性にさらに影響を与えることが明らか にした。前の研究からわかった大量な電子遅い準 位は GeO_xに存在し、GeO_x/Ge 界面の近くにあり、 この電子遅い準位は n-Ge だけでなく p-Ge MOS 界 面の C-V ヒステリシスに影響する可能性が高い。 p-Ge MOS 界面での C-V スキャン中に電子遅い準



図 3 前酸化法により 1.5nm Al₂O₃/GeO_x/Ge のプロセスフロー。



図 4 (a) 同じ Vmin と変化する Vmax を使用 したサイクルスキャン法。n-Ge MOS 界面の 場合、Vmax は増加している。サイクルスキャ ン法で得られる(b) C-V 曲線と (c) V_{FB} 値。 (d) 電子遅い準位密度と電界 E_{ox}の依存性。



図5 (a) 同じ Vstop と Vstart でのホール ド時間測定。ホールド時間は 1、10、100、999 秒から変化する。ホールド時間測定法で得ら れた(b) C-V 曲線と (c) V_{FB} 値。(d) 電子遅 い準位密度とホールド時間の依存性。

位が実際に発生するかどうかを調べるために、一定の V_{stop}および V_{start} 値のホールド時間を変化 した。図6に、V_{stop}および V_{start} ホールド時間を変動する時の C-V 曲線を示した。つまり、バッ クスキャン中の遅い準位の占有率は、長時間の電気的ストレスによってわずかに変化した。この 現象は n-Ge MOS 界面と同じですが、長時間の正の電圧の影響でヒステリシスも大きくなる。つ まり、長時間の電気的ストレスの間に電子の遅いトラップが発生したことが分かった。一方、こ の電子トラップは、V_{start}> V_{th}の条件下でのみ観察できる。 電子遅い準位は p-Ge MOS 界面のフォ ワードスキャン中に発生するため、 p-Ge MOS 界面の遅い準位密度を定量 的に評価するには、CV ヒステリシス を使用してANst を計算するために電 子と正孔の遅い準位を区別すること が非常に重要である。したがって、Vg を最大電圧(Vstart)と最小電圧(Vstop) の間で繰り返しスキャンし、Vstart を 増加させながら、新しい測定を提案 する必要がある。実験結果を図7に 示しする。バックスキャンの VFB はま とんど変化せず、フォワードスキャ



図6(a) V_{stop}(b) V_{start}(V_{start}> V_{th}) および(c) V_{start} (V_{start} <V_{th}) が異なるC-V 曲線は、同じ V_{stop} および V_{start}を使用した順方向および逆方向のC-V スキャンのホ ールド時間を保持する。

ンの VFB は、Vstart 電圧がより大きい場合でも増加し続けることが確認されている。つまり、p-Ge のホール遅い準位密度を正確に測定するには、Vstart を小さくする必要がある。我々は図 8 に示 すように、p-Ge MOS 界面の電子と正孔の遅い準位密度を区別できる手法を示していた。p-Ge の 電子トラップ密度は n-Ge MOS 界面の電子トラップ密度と同じです。これも参考としてプロット されているが、正孔の遅い準位密度(Nst-h)は Vstart <Vthを使用して測定できる。Nst-hと比較する

と、かなり高い N_{st-e}が観察される。 これは、p-Ge 測定の V_{start}を慎重に決 定する必要があることを意味する。 一方、トラップされた電子の総量は、 n-Ge MOS 界面と同様に、時間ととも に増加し、N_{st}は飽和しない。これら の結果は、遅いトラップへの電子ト ラップの時定数が広く分布してお り、n-Ge の蓄積領域や p-Ge MOS 界 面の反転領域に関係なく、伝導帯側 付近に非常に長い時定数のトラップ が存在することを示している。



V_{start}を使用したサイクルス場の関数としての正孔と電 キャンのC-V曲線。子の遅いトラップ密度。

結論、研究代表者は Ge MOS 界面に大量存在する遅い準位を中心に研究を行った。遅い準位の 電界と時間依存性を調査し、Vとtの加速因子を世界初で提出した。また、正孔と電子の遅いト ラップを区別するための新しい測定手順が提案され、Al₂O₃/GeO_x/p-Ge ゲートスタックに適用さ れた。強い反転ゲートバイアスで明らかな電子遅い準位は、N_{st}-E_{ox}の関係を理解する上で非常に 重要であり、有効な電子と正孔の遅い準位密度は、それぞれ p-Ge MOS 界面で評価出来るように なった。

5.主な発表論文等

〔雑誌論文〕 計0件

〔学会発表〕 計3件(うち招待講演 0件/うち国際学会 0件)

1.発表者名 柯夢南、竹中充、高木信一

2.発表標題

C-V測定によるAI203/Ge0x/p-Ge MOS界面の電子とホールの遅い準位密度の評価

3.学会等名第82回応用物理学会秋季学術講演会

4 . 発表年 2021年

1.発表者名

柯 夢南, 李 宗恩, トープラサートポン カシディット, 竹中 充, 高木 信一

2.発表標題

プラズマ酸化によるn-Ge ゲートスタックにおける遅い準位の特性

3 . 学会等名

「電子デバイス界面テクノロジー研究会 材料・プロセス・デバイス特性の物理 」(第28回研究会)

4 . 発表年

2023年

1.発表者名

柯 夢南, 李 宗恩, トープラサートポン カシディット, 竹中 充, 高木 信一

2.発表標題

高電界におけるAI203/GeOx/Ge nMOS界面中の異なるトラップの分離

3.学会等名

「電子デバイス界面テクノロジー研究会 材料・プロセス・デバイス特性の物理 」 (第28回研究会)

4 . 発表年

2023年

〔図書〕 計0件

〔産業財産権〕

〔その他〕

6.研究組織

	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考
--	---------------------------	-----------------------	----

7.科研費を使用して開催した国際研究集会

〔国際研究集会〕 計0件

8.本研究に関連して実施した国際共同研究の実施状況