

令和 5 年 6 月 1 日現在

機関番号：14501

研究種目：若手研究

研究期間：2020～2022

課題番号：20K15150

研究課題名（和文）Core-shell Siナノ細線の熱電特性に対する界面電子状態の関与の解明

研究課題名（英文）Elucidation of effects of interfacial electronic states on thermoelectric properties of core-shell Si nanowires

研究代表者

上杉 晃生 (Uesugi, Akio)

神戸大学・工学研究科・助教

研究者番号：90821710

交付決定額（研究期間全体）：（直接経費） 3,200,000円

研究成果の概要（和文）：誘電材料被覆でのコアシェル構造化により生じる界面電子状態がシリコンナノ細線の熱電変換特性に及ぼす影響を明らかにするため、結晶成長シリコンナノ細線の架橋集積手法を開発し、これに対応させて作製した熱電特性評価デバイスでその評価を行った。評価の結果、p型シリコンナノ細線に対するアルミナ膜でのコアシェル構造化は、p型ナノ構造の電気伝導性-ゼーベック係数の関係を変化させ、熱電変換効率を向上させる可能性を持つことが示された。

研究成果の学術的意義や社会的意義

本研究の中で提案した結晶成長SiNWsの成長方位制御手法と架橋集積手法は良好な結果を示し、これは熱電特性評価構造や発電モジュールの構築だけでなく、ナノワイヤを用いた様々な微小センサや電子素子の構築へと貢献しているものである。またこれまでに報告されているp型シリコンナノ構造のゼーベック係数は、同キャリア濃度ではバルクの傾向よりも大きく下回る低い傾向にあったが、コアシェル構造化はナノ構造の傾向を変化させる可能性を持つことが示され、これはナノ構造を用いた熱電発電モジュールの性能向上に貢献しているものである。

研究成果の概要（英文）：In order to clarify the effect of the interfacial surface potential induced by core-shell structuring with dielectric films on the thermoelectric properties of silicon nanowires, a new method for integration of crystal-grown silicon nanowire bridges and evaluation device corresponding to the method were developed, and evaluations of the thermoelectric properties of core-shell silicon nanowires were performed. Evaluation results indicated a potential of improving thermoelectric efficiency on p-type silicon nanowires by core-shell structuring with Al₂O₃ film, because of relationship change between Seebeck coefficient and electrical conductivity.

研究分野：ナノマイクロ科学

キーワード：シリコンナノワイヤ 熱電発電 コア/シェル半導体 ナノ構造 集積化技術

1. 研究開始当初の背景

熱電変換発電は、工場廃熱などの余剰熱エネルギーから電気エネルギーを直接変換して取り出すことのできるクリーンな発電方法である。従来、ビスマス (Bi) - テルル (Te) 化合物が高い熱電変換効率を持つ素子として研究開発されてきたが、希少材料が含まれること、また環境負荷が大きいことから、近年では、IoT (Internet of Things) 小型電子素子の自立電源などへの幅広い応用に向けて、低環境負荷で高発電効率を有する熱電発電素子が求められている。

シリコン (Si) などの半導体材料は、その内部のキャリア濃度に依存したゼーベック係数、電気伝導率、熱伝導率を持ち、熱電変換素子としての利用が可能である。熱電変換効率の向上には、ゼーベック係数の向上、電気伝導率の向上、熱伝導率の低減が必要であるが、これらの物性のキャリア濃度依存性はトレードオフの関係にあるため、キャリア濃度の制御だけでは材料の熱電変換効率を劇的に向上することは難しいとされている。近年、微細加工によってナノ直径を与えた構造 (ナノワイヤ構造) では、界面でのフォノン散乱の誘起によって熱伝導率が著しく低下することが報告され、半導体ナノ構造での熱電変換素子研究は盛んになっている。その中でシリコンは、資源量の豊富さや環境負荷の低さにより熱電発電素子への応用が期待されるが、しかし、ナノワイヤ (Silicon Nanowires, SiNWs) 構造においても熱電変換効率はいまだ実用水準には達しておらず、発電素子応用に向けて熱電変換効率の向上が必要である。

2. 研究の目的

上記の背景の下、本研究では、SiNWsの熱電変換性能の向上に資するため、誘電材料薄膜被覆によるコアシェル (Core/Shell, C/S) 構造化により引き起こされる界面電子状態が熱電変換性能に及ぼす影響を明らかにすることを目的とする。ナノワイヤ構造の直径は極めて小さく、また構造体積に対する表面積の比率が大きいために、ナノワイヤ構造の周囲の表面被覆膜で生じる表面電位がキャリア拡散とキャリア移動に対して影響を及ぼす。本研究では、C/S構造化によって界面近傍でのみキャリア拡散とキャリア移動を促進される構造を形成することにより、熱電変換効率で重要となるゼーベック係数、電気伝導率、熱伝導率の関係を従来の均質なSiのものから変調させることで、熱電変換効率の向上を目指す。

3. 研究の方法

微小寸法のC/S SiNWsのもつ熱電変換特性を実験的に明らかにし、その応用として熱電発電モジュールを構築するためには、SiNWsを所望の微小領域に形成する技術の開発が必要である。また熱電変換特性を正確に評価するためには、この微小な構造に温度勾配を与えながら電気特性を評価する必要があることから、C/S SiNWsを一体化集積可能な熱電特性評価デバイスをMEMS技術の融合により開発し、特にゼーベック係数-電気伝導性の関係の評価を行う。

(1) 低不純物濃度p型半導体NWsの電気特性にC/S構造化が及ぼす影響の評価

後に形成するC/S SiNWsにおいて、誘電材料薄膜を用いたC/S構造化が電気特性に及ぼす影響を分析するため、結晶成長で得られた1本の低不純物濃度p型SiCNWに対して、SiNWsに使用するものと同じ誘電材料膜でのC/S構造化を行い、FET (Field Effect Transistor) 型の評価デバイスを形成して電気伝導特性への影響の評価を行う。これにより、低不純物濃度の半導体NWsにおいて上述のコアシェル構造化が有効に作用することを検証する。

(2) SiNWsの結晶成長方位制御手法と架橋集積手法の開発

SiNWsの形成方法の一つにナノ粒径の貴金属触媒を用いたボトムアップ結晶成長方法がある。この方法はSiNWsの形成を大面積で行うことが可能であるため、発電モジュール応用にも適した方法である。金のナノ粒子を触媒としたVLS (Vapor Liquid Solid) 機構でのSiNWs結晶成長は、成長を開始するシリコン基板表面の結晶方位に依存して<111>、<110>、<112>方位群へと成長する傾向を持つが、これを特定の方位へと集中させるのは容易ではないとされている。本研究では、成長を開始するシリコン基板表面の表面形態がSiNWsの初期の成長方位に及ぼす影響に着目し、その成長方位を制御し、所望の微小領域に架橋集積する技術を開発する。

(3) C/S SiNWsを一体化集積可能な、MEMS技術を用いた熱電特性評価デバイスの開発

C/S SiNWsの正確な物性評価のため、熱電特性評価デバイスを新しく開発する。従来、SiNWsを多数成長させたSiNWs群に対する評価や、単一のSiNWsをプローブマニピュレーションにより捕獲・集積した構造に対する評価が多く報告されているが、本研究では、基板とSiNWsの接続状態の影響も含めて、より正確なC/S SiNWsの物性評価が可能となるように微小領域にC/S SiNWsを一体化集積する熱電特性評価デバイスを構築する。具体的には、微小領域に少量のC/S SiNWsを架橋集積することで、C/S SiNWs 1本あたりの正確な物性の把握を可能とする。MEMS技術の融合により、薄膜金属ヒーター、薄膜金属温度センサを一体化集積することでC/S SiNWsに発生する温度勾配を正確に制御可能な熱電特性評価デバイスを開発する。

(4) C/S SiNWsの形成とゼーベック係数と電気伝導性の関係の評価

(2)のSiNWsの結晶成長手法で形成されたSiNWs架橋構造に対して、低濃度p型半導体とするための表面層へのボロドーピング、原子層堆積 (Atomic Layer Deposition、ALD) での成膜によってアルミナ (Al₂O₃) 膜被覆を経て架橋集積C/S SiNWsを形成する。熱電特性評価デバイス上の薄膜金属ヒーターによりC/S SiNWsの温度勾配を制御し、真空下で熱起電力を評価する。半導体パラメータアナライザを用いたI-V電気伝導性計測も合わせて行うことで、C/S SiNWsのゼーベック係数と電気伝導性の関係の評価する。

4. 研究成果

(1) 低不純物濃度p型半導体NWsの電気特性にC/S構造化が及ぼす影響の評価

Si基板上に設けた微小な溝の上に架橋設置した、低不純物濃度のp型のSiCNW後に誘電材料膜被覆によるC/S構造化と電極成膜によりFET構造を形成した。図1は、異なる誘電材料膜でC/S構造化した時の電気伝導性を表している。ドレインソース間電流とゲート電圧の関係は、被覆する誘電材料によって著しく異なり、SiO₂の場合にはnチャネルFETの挙動を、Al₂O₃の場合にはpチャネルFETの挙動をそれぞれ示した。

不純物濃度の低いp型のSiCNWにおいては、誘電材料のシェルのもつ固定電荷による表面電位が導電性に強く影響することが示された。この結果は、固定電荷が正のSiO₂の場合ではSiCNWのコアの界面に大きな空乏領域を形成して伝導領域が減少して少数キャリアの電子が導電性に寄与したこと、また固定電荷が負のAl₂O₃の場合ではコアの界面に多数キャリアの正孔の蓄積領域が形成されて正孔が導電性に支配的となることを示唆するものであった。

この低不純物濃度p型半導体NWsで得られた結果から、同様に不純物濃度の低いp型のSiNWsに対しても、Al₂O₃でC/S構造化した場合には電気伝導性に対する同様の効果が生じうると考えられる。




図1 C/S SiCNWのFETデバイスと異なる誘電材料被覆でC/S構造化した場合の電気伝導特性。

(2) SiNWsの結晶成長方位制御手法と架橋集積手法の開発

VLS機構でのSiNWs結晶成長法に、金属支援化学エッチング法 (Metal-Assisted Chemical Etching、MACE)による表面ナノホール形成を組み合わせた垂直成長促進手法を提案し、適切な深さの表面ナノホールが<111>方位垂直成長性を著しく向上させることを明らかにした。MACE法はSiNWsの結晶成長と同じ貴金属触媒でナノホールを形成することが可能であり、本研究で使用する直径60 nmの金ナノ粒子を触媒とする場合には、深さ150~250 nmの表面ナノホールを形成し、ホール内に触媒粒子が存在する状態で成長を開始することで、初期の成長過程において、平坦な{111}Si結晶面から<111>方位へと垂直に成長するSiNWsの割合は80 %まで向上させることに成功し、これはナノホールを用いない場合の約4倍であった。

さらにこの方法を応用し、結晶異方性ウェットエッチングで形成された平滑な{111}Si結晶面を側壁とする微小溝内において、結晶成長SiNWsを高効率で架橋集積させることに成功した。図2は幅10 μmの溝内でのSiNWs結晶成長の観察像であり、側壁に配置した触媒金ナノ粒子数に対して約61%の高い収率でSiNWs架橋構造を形成することに成功した。

この研究で得られた、SiNWsの結晶成長方位制御手法と架橋集積手法は、後述の熱電特性評価デバイスや発電モジュールの構築だけでなく、多様なナノワイヤ電子素子の構築へと貢献するものである。




図2 提案する手法を用いた場合の、平坦基板上で垂直成長したSiNWsと、微小溝内で形成されたSiNWsの架橋集積構造。

(3) C/S SiNWsを一体化集積可能な、MEMS技術を用いた熱電特性評価デバイスの開発

C/S SiNWsの一体化集積のため、上記の架橋集積手法を適用可能な熱電特性評価デバイスの開発を行った。図3に熱電特性評価デバイスの概要を示す。SiNWsの集積に適するように評価デバイス作製に使用する基板の結晶方位を選択し、<111>方位へのSiNWs結晶成長で架橋構造を形成することを可能とした。SiNWsの架橋集積部の両端の近傍には金属薄膜の温度センサを、4端子配線の構成で設け、高精度な温度計測を可能な構造とした。評価基板で形成される温度分布を有限要素法による熱解析を用いて設計し、評価基板上に集積した金属薄膜ヒーターで小さな熱入力を行うことで、SiNWs架橋集積部に短時間で所望の温度勾配を与えることが可能となっている。




図3 C/S SiNWsのための熱電特性評価デバイスの概要と、有限要素解析で得られた温度分布。

(4) C/S SiNWsの形成とゼーベック係数-電気伝導率の関係の評価

熱電特性評価デバイスに架橋集積させたC/S SiNWsの加工工程中の観察像を図4に示す。架橋部の中央に存在するC/S SiNWsのみを残すように、深掘りドライエッチングを用いて、基板表面のシリコン層とともにエッチング加工を行い、18本のC/S SiNWsのみが接続された状態を形成した。残りの加工工程においても、これらの架橋SiNWsは破断することなく維持され、C/S SiNWsをモノリシック集積した熱電特性評価デバイスの作製に成功した。




図4 熱電特性評価デバイス上に架橋集積させたC/S SiNW。

この架橋集積C/S SiNWsに対する電気伝導性評価で得られたI-V曲線をC/S SiNW1本あたりに換算したものを図5に示す。I-V曲線が線形な変化を示した領域から算出されたC/S SiNWsの抵抗率は $7.6 \Omega \cdot \text{cm}$ であった。これはSiNWs内の抵抗率が均一とみなした時の不純物濃度で $2 \times 10^{15} \text{ cm}^{-3}$ に相当し、SiNWsへの表面ドーピングにより低不純物濃度のp型SiNWsが形成されていることが確認された。一方で電圧0Vの近傍のI-V曲線は非線形であり、大きな電気抵抗を示した。これはSiNWsと熱電特性評価デバイス表面のシリコン層との接続部に由来するものと考えられる。SiNWsとこの表面シリコン層では内部の不純物濃度に大きな差異があり、これによってショットキーに類似した接続が形成されたと考えられる。




図5 架橋集積C/S SiNWのI-V曲線。

低温側の温度を25 °CとしてC/S SiNWs架橋部に温度勾配を与えた場合の熱起電力評価で得られたゼーベック係数は約0.61mV/Kであった。図6は、上述の算出された不純物濃度を用い、キャリア濃度とゼーベック係数の関係を、p型シリコンの報告値と比較したものである。本研究の測定結果はナノ構造の傾向の延長上に位置しているが、測定で得られたゼーベック係数にはショットキーに類似した接続による電圧降下が含まれていると考えられ、C/S SiNWs本来のゼーベック係数は従来のp型ナノ構造の傾向を上回るものと見込まれる。報告されているp型Siナノ構造のゼーベック係数はバルクのそれよりも低い傾向にあり、C/S構造化によってこれを改善できれば、ナノ構造を用いた熱電発電素子の変換効率の向上させることが可能と期待される。今後、内部キャリア濃度の高い、またSiNWs直径の異なるC/S SiNWsに対する評価へと展開し、高熱電変換効率が得られる領域を解明する必要がある。




図6 p型シリコンのバルク構造とナノ構造でのキャリア濃度とゼーベック係数の関係。

今後、内部キャリア濃度の高い、またSiNWs直径の異なるC/S SiNWsに対する評価へと展開し、高熱電変換効率が得られる領域を解明する必要がある。

5. 主な発表論文等

〔雑誌論文〕 計4件（うち査読付論文 4件/うち国際共著 0件/うちオープンアクセス 0件）

1. 著者名 Uesugi Akio, Nakata Shinya, Inoyama Kodai, Sugano Koji, Isono Yoshitada	4. 巻 33
2. 論文標題 Surface-potential-modulated piezoresistive effect of core-shell 3C-SiC nanowires	5. 発行年 2022年
3. 雑誌名 Nanotechnology	6. 最初と最後の頁 505701 ~ 505701
掲載論文のDOI（デジタルオブジェクト識別子） 10.1088/1361-6528/ac8d11	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 上杉 晃生, 西依 脩祐, 菅野 公二, 磯野 吉正	4. 巻 143
2. 論文標題 モノリシック集積コアシェルSiナノワイヤ架橋構造の熱起電力評価	5. 発行年 2023年
3. 雑誌名 電気学会論文誌E	6. 最初と最後の頁 -
掲載論文のDOI（デジタルオブジェクト識別子） なし	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 Uesugi Akio, Nishiyori Shusuke, Nakagami Tatsuya, Sugano Koji, Isono Yoshitada	4. 巻 -
2. 論文標題 Integration of silicon nanowire bridges in microtrenches with perpendicular bottom-up growth promoted by surface nanoholes	5. 発行年 2022年
3. 雑誌名 Japanese Journal of Applied Physics	6. 最初と最後の頁 -
掲載論文のDOI（デジタルオブジェクト識別子） 10.35848/1347-4065/ac50bd	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 Uesugi Akio, Horita Taiju, Sugano Koji, Isono Yoshitada	4. 巻 60
2. 論文標題 Vapor-liquid-solid growth of silicon nanowires from surface nanoholes formed with metal-assisted chemical etching	5. 発行年 2021年
3. 雑誌名 Japanese Journal of Applied Physics	6. 最初と最後の頁 055502 ~ 055502
掲載論文のDOI（デジタルオブジェクト識別子） 10.35848/1347-4065/abf22d	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

〔学会発表〕 計8件（うち招待講演 0件 / うち国際学会 4件）

1. 発表者名 Akio Uesugi, Shusuke Nishiyori, Koji Sugano, Yoshitada Isono
2. 発表標題 Evaluation of Thermoelectric Properties of Monolithically-Integrated Core-Shell Si Nanowire Bridges
3. 学会等名 The 36th International Conference on Micro Electro Mechanical Systems (IEEE MEMS 2023) (国際学会)
4. 発表年 2023年

1. 発表者名 上杉 晃生, 西依 脩祐, 菅野 公二, 磯野 吉正
2. 発表標題 モノリシック集積コアシェルSi ナノワイヤ架橋構造の熱起電力評価
3. 学会等名 第39回「センサ・マイクロマシンと応用システム」シンポジウム
4. 発表年 2022年

1. 発表者名 Akio Uesugi, Syusuke Nishiyori, Koji Sugano, Yoshitada Isono
2. 発表標題 Promotion of perpendicular growth of silicon nanowires by MACE-formed surface nanoholes
3. 学会等名 34th International Microprocesses and Nanotechnology Conference (MNC2021) (国際学会)
4. 発表年 2021年

1. 発表者名 上杉晃生, 仲田進哉, 菅野公二, 磯野吉正
2. 発表標題 コアシェルSiCナノワイヤのピエゾ抵抗効果に及ぼすシェル表面電位の影響評価
3. 学会等名 第6回マルチスケール材料力学シンポジウム
4. 発表年 2021年

1. 発表者名 上杉 晃生, 仲田 進哉, 菅野 公二, 磯野 吉正
2. 発表標題 コアシェル構造SiCナノワイヤの界面静電場によるピエゾ抵抗効果の制御
3. 学会等名 第38回「センサ・マイクロマシンと応用システム」シンポジウム
4. 発表年 2021年

1. 発表者名 上杉 晃生, 西依 脩佑, 菅野 公二, 磯野 吉正
2. 発表標題 MACE表面ナノホールのシリコンナノワイヤ垂直成長促進効果
3. 学会等名 第38回「センサ・マイクロマシンと応用システム」シンポジウム
4. 発表年 2021年

1. 発表者名 A. Uesugi, T. Horita, K. Sugano, Y. Isono
2. 発表標題 Growth Direction of VLS Silicon Nanowires with Surface Nanoholes Formed Using MACE
3. 学会等名 33rd International Microprocesses and Nanotechnology Conference (MNC2020) (国際学会)
4. 発表年 2020年

1. 発表者名 A. Uesugi, S. Nakata, K. Sugano, Y. Isono
2. 発表標題 Anomalous piezoresistive changes of core-shell structured SiC nanowires
3. 学会等名 The 34th IEEE International Conference on Micro Electro Mechanical Systems (IEEE MEMS 2021) (国際学会)
4. 発表年 2021年

〔図書〕 計0件

〔産業財産権〕

〔その他〕

-

6. 研究組織

	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考
--	---------------------------	-----------------------	----

7. 科研費を使用して開催した国際研究集会

〔国際研究集会〕 計0件

8. 本研究に関連して実施した国際共同研究の実施状況

共同研究相手国	相手方研究機関
---------	---------