科学研究費助成事業

研究成果報告書



平成 2 6 年 6 月 4 日現在 機関番号: 1 1 3 0 1 研究種目: 基盤研究(S) 研究期間: 2009~2013 課題番号: 2 1 2 2 6 0 0 9 研究課題名(和文)グラフォアセンブリーによる三次元積層型光電子集積システム・オン・チップ 研究課題名(英文)Three-Dimensionarlly Stacked Optoelectronic System-on-Chip Fabricated Using Grapho-A ssembly 研究代表者 小柳 光正(Koyanagi, Mitsumasa) 東北大学・未来科学技術共同研究センター・教授

研究者番号:60205531 交付決定額(研究期間全体):(直接経費) 165,100,000円、(間接経費) 49,530,000円

研究成果の概要(和文):三次元積層型光電子集積システム・オン・チップの実現を目指して、その鍵となるグラフォ アセンブリー技術、シリコンフォトニクス技術の検討を行った。チップ表面の表面状態を制御することによって液体を 制御してチップの位置合わせ精度を向上させるグラフォアセンブリー技術を開発し、寸法の異なる500個以上のチップ を8インチ・シリコンウェハ上に一括位置合わせ、接合することに成功した。また、シリコンフォトニクス技術につい ては、垂直方向光インターコネクション(TSPV)技術を確立するとともに、高い結合効率を有する微細グレーティングカ ップラを開発し、三次元積層型光集積システム・オン・チップの実現可能性を明らかにした。

研究成果の概要(英文):Key technologies to achieve a 3D-stacked optoelectronic system-on-a chip (SOC) hav e been studied focusing on new grapho-assembly technology to achieve 3D stacking with high alignment accur acy and new 3D silicon photonics. We formed micro/nano-scale concavo-convex patterns on both upper and lo wer silicon chip surfaces and then these chips were precisely aligned making use of surface tension of liq uid in the gapho-assembly. A high alignment accuracy of less than 0.1um has been achieved using the gaphoassembly.We have developed new technologies of TSPV (Through Si Photonic Via) and UDOC (Uni-Directional Op tical Coupler). We successfully fabricated TSPV with a diameter of 10um showing excellent optical confinem ent. We proposed and fabricated a new optical grating coupler with side mirror. We confirmed that vertical optical signal propagated through TSPV was coupled to horizontal Si nano optical waveguide using this opt ical grating coupler with high coupling efficiency of more than 80%.

研究分野:工学

科研費の分科・細目: 電気電子工学・電子デバイス・電子機器

キーワード: グラフォアセンブリー セルフアセンブリー 三次元集積化 光電子集積化 スーパーチップ シリコ ン貫通配線 光電子集積システム・オン・チップ

1. 研究開始当初の背景

研究代表者は、LSI そのものを三次元積層化する新し い三次元集積化技術を1989年に提案した。この三次元集 積化技術は、シリコン貫通配線(TSV)を埋め込んだ LSI ウェーハを多層に積層して三次元化する技術である。 2000 年頃から、シリコン貫通配線(TSV)を用いた三次元 集積化技術の重要性が認識されるようになって、世界中 で研究開発が行われるようになった。特に、MIT リンカ ーン研究所、Suny ナノテクセンター、Sematech、IMEC、 フラウンホーファー研究所、IBM、インテル、STマイク ロテックなどの欧米の研究機関、企業が積極的に取り組 むようになっている。DARPA 3D プロジェクト(米国)や e-Cube プロジェクト(EU)などの大型プロジェクトも発 足している。日本でも NEDO の委託を受けた ASET の 三次元プロジェクトが発足しているが、三次元 LSI より は三次元パッケージを志向したプロジェクトとなってい る。研究代表者らは、2005年に、究極の三次元 LSI と言 えるスーパーチップの構想とそれを実現するための自己 組織化を用いた新しい三次元集積化技術を発表したが、 この技術は欧米の三次元 LSI 研究者の注目を集め、 IMEC、フラウンホーファー研究所など、追従実験を始 める研究機関が増えている。本研究で提案する光電子集 積システム・オン・チップのためのもう一つの基幹技術 である光インターコネクションとシリコンフォト二クス 技術に関しても、研究代表者は1988年から研究を続けて いる。2000年頃から、実用化を目指したチップ間光イン ターコネクション技術の開発が活発となり、研究代表者 のグループだけでなく、ジョージア工科大学、テキサス 大学、スタンフォード大学、フラウンホーファー研究所、 産業総合研究所等で精力的に研究が行われている。

研究の目的

本研究では、スーパーチップインテグレーションと呼 ぶ新しい三次元集積化技術と光電子集積化技術を駆使し て、高性能で、低電力、高機能の光電子集積システム・ オン・チップの実現を目指す。集積システム・オン・チ ップとして多層に積層されたチップやデバイスは、1万~ 100 万本/cm2 という高密度のチップ貫通配線 (TSV: Through Silicon Via) により接続される。本研究では、 このような集積システム・オン・チップに、高速、低電 力でデータ転送するためのチップ貫通光インターコネク ション(TSPV: Through Silicon Photonic Via)とチップ内 光インターコネクションおよびシリコンフォトニクスデ バイスを集積して、新しい光電子集積システム・オン・ チップを実現する。以上のような光電子集積システム・ オン・チップを実現するためには、異なった種類のチッ プやデバイスを高精度に位置合わせを行って積層化する 新しいアセンブリー技術が必須となる。そこで、本研究 では、液体の表面張力を利用して自己組織的にチップや デバイスの位置あわせを行うグラフォアセンブリーと呼 ぶ新しいナノアセンブリー技術を開発する。この技術で は、チップやデバイスの表面形状や表面状態を人工的に 制御して、表面張力や表面ぬれ性、接着力を実効的に変 化させて 50~100nm の位置合わせ精度を実現する。

研究の方法

研究代表者が提唱するスーパーチップの構成を図1に 示す。本研究では、このようなスーパーチップ技術と光 インターコネクション技術、シリコンフォト二クス技術 を融合して、図 2 に示すような新しい三次元積層型光電 子集積システム・オン・チップを実現する。このような 光電子集積システム・オン・チップ実現の鍵を握るのが、

異種チップや異種デバイ ス、光導波路、シリコンフ ォトニクス・デバイスを高 精度に位置合わせをして 集積化する技術である。本 研究ではこのような高精 度位置合わせ及び接合の ための新しい技術として グラフォアセンブリー技 術を開発する。グラフォア センブリー技術は、液体の 表面張力を利用してチッ プの自己組織化を行い、 LSI チップや各種デバイ スを高精度に位置合わせ して接合する技術である。 しかし、これまでの実験で は、自己組織化による位置 合わせ/接合精度は、液体 の量、添加薬剤の濃度、基 板平行度、基板の平坦度、 基板およびチップの表面 状などによって大きく影 響を受け、0.5~1µmの 位置合わせ精度しか実現でき なかった。そこで、本研究では、 図3、図4に示すように、位置

精度を達成する。 本研究で提案する三次元積 層型光電子集積システム・オ ン・チップ実現の鍵を握るもう

合わせを行うチップと基板の

液体の弾性力を実効的に変化

させることによって、位置合わ

せ/接合精度を飛躍的に向上

させることを試みる。このよう

なグラフォアセンブリー技術

を用いて、本研究では、50nm

~100nm の位置合わせ/接合

一つの技術は、光インターコネ

クション技術とシリコンフォ 図 4 かみ合わせ構造を用い トニクス技術である。 光インタ たグラフォアセンブリー

ーコネクション技術に関しては、チップ内、チップ間に 加えて、垂直方向のシリコン貫通光インターコネクショ ン(TSPV: Through Silicon Photonic Via)についても検討 する。チップ内インターコネクションには、シリコン光 導波路、シリコン窒化膜光導波路などの高屈折率導波路 を用いる。また、チップ間光インターコネクションに関 しては、これまでの研究実績を生かしたポリマー光導波 路や面発光素子(VCSEL)や受光素子を埋め込んだ光イン ターポーザを試作する。シリコンフォトニクス・デバイ スとしては、ゲルマニウム・フォトダイオード、光変調 器、オプティカル・カップラー、光共振器などの検討を 行うとともに、実際にデバイスを試作して特性評価を行 う。





表面にナノ構造を形成して液 図3表面ナノ構造を用いた 量と液体の表面積を独立に制 グラフォアセンブリー



4. 研究成果

図2に示した三次元積層型光電子集積システム・オン・ チップの実現を目指して、その鍵となるグラフォアセン ブリー技術、三次元集積化技術、光インターコネクショ ン技術、シリコンフォト二クス技術の検討を行うととも に、テストチップを試作して基本特性の評価を行った。 得られた成果を、以下にまとめる。

1) グラフォアセンブリーによる三次元集積化技術

三次元積層型光電子集積システム・オン・チップ実現 のためには、各種のフォトニックデバイスを搭載した微 小チップや、寸法の異なる多数の LSI チップを精度よく 位置合わせして接合する技術が必須となる。そこで、本 研究では、液体の表面張力を利用して、多くのチップを 高精度で位置合わせして一括接合できるグラフォアセン ブリー技術について研究した。グラフォアセンブリーで は、チップ表面の表面状態を制御することによって液体 を制御してチップの位置合わせ精度を向上させる。まず、 チップ表面状態の位置合わせ精度に及ぼす影響について 調べた。その結果、図5に示すように、チップ表面にお ける親水性領域、疎水性領域の液体に対するぬれ性の差

を大きくすることが位置合わ (###): ****) せ精度の向上に大きな効果を もっていることが判明した。そ こで、いろいろな手法により、 親水性領域、疎水性領域の水の 接触角差を大きくすることを 検討した。その結果、エキシマ 図5 親水性領域、疎水性領域 レーザーを照射することによ における水の接触角 って、疎水性領域の表面状態を 大きく変化させることなく、親 水性領域に吸着している各種 分子を脱離させる方法が効果 的であることを見出した。図6 に示すように、最適条件でのエ キシマレーザー照射により、親 水性領域、疎水性領域の水の接 触角の差を著しく大きくする ことができた。また、接触角差 を大きくすることにより、グラ フォアセンブリーによる位置 合わせ精度も著しく改善され







図6 エキシマレーザー照射 による親水性領域、疎水性領 域の水の接触角差の増大

た。最適条件では、0.2µmを切るような位置合わせ精度 も得られた。

次に、更なる制度の向上を目指して、チップ表面と基 板表面に大きさと高さの異なる凹凸を設けて、この凹凸 が順次かみ合うように位置合わせを行う階層的自己組織 化手法について検討した。階層的自己組織化では、最初 に、チップ表面の高い凸部と基板表面の大きな凹部で自 己組織化位置合わせが行われた後、次に、最初の凸部よ りは低い凸部と最初の凹部よりは小さい凹部で位置合わ せが行われるようにチップ表面と基板表面に凹凸を形成 しておく。また、最初の高い凸部と大きな凹部のかみ合 わせ精度は低く、それよりも低い凸部と小さい凹部のか み合わせ精度は高くしておく。このようにすることによ って、かみ合わせ精度の低い凹凸部からかみ合わせ精度 の高い凹凸部に向かって階層的に自己組織化位置合わせ が進むので、高い位置合わせ/接合精度を実現できる。 図7に、階層的自己組織化のためのかみ合わせ構造を示 す。図8はかみ合わせによる位置合わせを行った後の赤 外線顕微鏡写真である。図から~1µmの精度で位置合わ





図7階層的自己組織化の ためのかみ合わせ構造







図10かみ合せによる位置合せ

図9かみ合せによる位置合せ

(上部チップ突起底部テーパー状)(上部チップピラミッド状突起) せができていることがわかる。 図 9 はかみ合わせによる 位置合わせを時系列的に示した写真である。位置合わせ 後の断面顕微鏡写真に示すように、上部チップの突起底 部をテーパー状にしていて位置合わせ精度を改善してい る。これによって~0.5µmの位置合わせ精度が実現でき た。図10は上部チップの突起形状をピラミッド状にした 場合の位置合わせ結果である。このような形状にするこ とにより、合わせ精度は更に改善され、~0.1µmの位置 合わせが可能となった。以上のようなグラフォアセンブ リー技術を使って、図11に示すように、寸法の異なる500 個以上のチップを8インチ・シリコンウェハ上に一括位 置合わせを行い接合することに成功した。位置合わせに 要した時間は全チップ一括で 0.5 秒以下である。チップ 表面に多くの金属マイクロバンプ電極を形成したチップ をグラフォアセンブリー技術を使って位置合わせし、接 合することも試みた。その結果、図12に示すように、寸 法5µm×5µmの微細In-Auマイクロバンプを有するチッ プを0.2µm以下の位置合わせずれで接合することができ た。2500段のマクロバンプ接合から成るディジーチェー ンで測定した1段当たりのマイクロバンプ接合抵抗は、5 $\mu m \times 5 \mu m$ マイクロバンプで 164m Ω と良好な値が得られ た。100 万本/cm2 以上のシリコン貫通配線(TSV)を有す る高集積の三次元集積システム・オン・チップを可能と するために、ビア径 0.5 µm、ピッチ 2 µm の TSV 技術の 開発にも取り組み、0.5µm径のW-TSV(信号用)と8µm径 のCu/W-TSV(電源用)を同一のプロセスで作製するハイブ リッドTSV 技術の開発にも成功した。

以上のように、チップ表面のナノ構造によって液体を 制御し、それを利用することによって異種デバイスや異 種チップを融合したヘテロ集積の可能性を実証できたこ とは、将来の新しい集積回路の可能性を開くものとして、 その学術的、実用的価値は高い。



図 11 グラフォアセンブリー によるマルチチップ・ウェハ 一括接合

(b) マイクロバンブ寸法10µm×10µm_ピッチ20µr 図 12 グラフォアセンブリー により接合した付チップの SEM 断面観察写真

2) 光インターコネクションとフォトニクス技術

光 TSV (TSPV) に関しては、図 13 に示すように、薄化したシリコン 基板に Cu-TSV と TSPV を同時に作 製するためのプロセスを確立し た。このようにして作製した 10 μ m 径の TSPV アレイに光信号を 入射し、図 14 に示すように良好 な光導波特性を得ることができ





図 13 薄化シリコン基板 へのCu-TSV と光TSVの 同時形成



図 15 TSPV 光伝送効率の コア径、クラッド層厚依存 性導波特性

た。図 15 はシミュレーションにより求めた TSPV の光伝 送効率のコア径、クラッド層厚さ依存性である。図から、 クラッド層厚さ 0.25 µm とすることによって 90%以上の 光転送効率を有するコア径 1 µm の微細 TSPV を実現でき ることがわかる。光集積システム・オン・チップを実現 するためには、TSPV とともに、水平方向の微細シリコン 光導波路、光方向性結合器、光変調器、受光素子などを シリコンチップ上に搭載する必要がある。そのため、TSPV 作製技術とあわせてこれらのフォトニックデバイスを作 製するプロセスについても検討した。まず、TSPV を伝搬 してきた光信号を水平方向の微細シリコン光導波路へと 導波するための光方向性結合器に関しては、図 16 に示す

ようなミラー付グレーティ ングカップラを提案し、FDTD 法を用いた光シミュレーシ ョンにより詳細な検討を行^{サイドモ} った結果、図 17 に示すよう に、80%以上という極めて高 い結合効率が得られること が明らかになった。解析結果 から、グレーティング上部に形成 したミラーはグレーティングと 光信号の結合を強めるだけでな く、グレーティング・パラメータ の許容変動幅を大きくとれるた め、ミラーなしの光グレーティン グに比べて作製が容易であるこ ともわかった。また、微細な Si 光導波路との結合も容易となる。 図18に、実際に試作したミラー



図 18 試作したミラー付光グレー ティングカップラの顕微鏡写真



^{ルーティンがピッチ (um)} 図 17 ミラー付光グレー ティングカップラのカッ プリング効率



図 19 グレーティン グ部分のSEM断面観 察写真



図 21 Ge と Si の接合面の SEM 断面観察写真



た。評価結果を図20に示す。図から明らかなように、シ ミュレーションと実測値で良い一致が見られていること から、パラメータの最適化を行うことによって高い結合 効率を達成できることが裏付けられた。受光素子の作製 方法についても検討した。受光素子は赤外光を効率よく 検出できるようにゲルマニウム(Ge)にて作製した。Si表 面にGeからなるフォトダイオードを作製するために、図 21 に示すように、単結晶 Ge を Si 基板に接合する張り合 わせ技術を新たに開発した。Si 基板に張り合わせた後30 μmにまで薄化した Ge チップに MSM 型フォトダイオード を作製した。その結果、図22に示すような良好な光応答 特性を得ることができた。フォトニクスデバイスとして はこの他、試作は行わなかったが pin 構造のシリコン変 調器と非相反性共振器(NRR: Non-Reciprocal Resonator) について FDTD シミュレーションにより評価した。その結 果、直径5µmの非相反性リング共振器を用いて、消光比 10dB を得られることが明らかになり、既存の光変調器の 限界を超えて、小型化・低消費電力化が可能な光変調器 を実現できる可能性を見出した。この他、チップ間を接 続する光インターコネクションについても検討し、図23 に示すように、ポリマー光導波路と VICSEL、フォトダイ オードを搭載したシリコンインターポーザーを介して、 光によるチップ間の高速データ転送を実現した。

以上、7.5µmという微細な径を有する垂直方向光イン ターコネクション(TSPV)の実現、80%以上という高い結合 効率を有する微細グレーティングカップラの提案は、本 研究が初めてであり、これによって垂直方向光インター コネクションと垂直方向電気配線の両方を有する新しい 三次元積層型光集積システム・オン・チップ実現の可能 性を示すことができたことから、その学術的、実用的価 値は高い。



図 23 ポリマー光導波路、VICSEL、フォト ダイオードを搭載した光インターポーザー

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線) 〔雑誌論文〕(計 46件)

①<u>Takafumi Fukushima</u>, Ji Cheol Bea, Hisashi Kino, Chisato Nagai, Mariappan Murugesan, Hideto Hashiguchi, Kang-Wook Lee, Tetsu Tanaka, and Mitsumasa Koyanagi, Reconfigured-Wafer-to-Wafer 3D Integration Using Parallel Self-Assembly of Chips With Cu-SnAg Microbumps and a Nonconductive Film, IEEE TRANSAC-TIONS ON ELECTRON DEVICES, 查読有, Vol. 61, No. 2, 2014, pp. 533-539, DOI: 10. 1109/TED. 2013. 2294831 ②Kang-Wook Lee, Yuki Ohara, Kouji Kiyoyama, Ji-Cheol Bea, Mariappan Murugesan, Takafumi Fukushima, Tetsu Tanaka, and Mitsumasa Koyanagi, Die-Level 3-D Integration Technology for Rapid Prototyping of High -Performance Multifunctionality Hetero-Integrated Systems、IEEE TRANSACTIONS ON ELECTRON DEVICES、 査 読有、VOL. 60, NO. 11 2013、pp. 3842-3848 DOI: 10.1109/TED.2013.2280273

③ <u>T.Fukusima</u>, H.Hashiguchi, J.Bea, M.Mururesan, K-W.Lee, <u>T.Tanaka</u>, and <u>M.Koyanagi</u>, 3D Integration Technologies Using Self-Assembly and Electrostatic Temporary Multichip Bonding, Proc. of IEEE 63rd ECTC 査読有, VOL. 63, 2013, pp58-63

DOI: 10. 1109/ECTC. 2013. 6575550

④ Ryosuke Furuya, Chuanhong Fan, Osamu Asai, Ken Suzuki, and <u>Hideo Miura</u>, Improvement of the Reliability of TSV Interconnections by Controlling Crystallinity of Electroplated Copper Thin Films, Proc. of IEEE 63rd ECTC, 査読有, Vol. 63, 2013, pp635-640, DOI:10.1109/ECTC.2013.6575640

⑤ Y. Munemasa, Y. Akihama, <u>K. Hane</u>, Wavelength characteristics of gap-variable silicon nanowire waveguide coupler switch using micro actuator, IEEEJ Trans. Sensors Micromachines, 査読有, vol:133, 2013, pp85-89, DOI: 10.1541/ieejsms.133.85

(⑥<u>T. Fukushima</u>, H. Hashiguchi, J. Bea, Y. Ohara, M. Murugesan, K.-W. Lee, <u>T. Tanaka</u>, and <u>M. Koyanagi</u>, New Chip -to-Wafer 3D Integration Technology Using Hybrid Self-Assembly and Electrostatic Temporary Bonding, 2012 IEEE International Electron Devices Meeting Technical Digest (IEDM), 査読有, 2012, pp789-792, DOI: 10.1109/IEDM.2012.6479157

⑦ <u>Takafumi Fukushima</u>, Eiji Iwata, Yuki Ohara, Mariappan Murugesan, Jichoel Bea, Kangwook Lee, <u>Tetsu</u> <u>Tanaka</u>, and <u>Mitsumasa Koyanagi</u>, <u>Multichip-to-Wafer</u> Three-Dimensional Integration Technology Using Chip Self-Assembly With Excimer Lamp Irradiation, IEEE TRANSACTIONS ON ELECTRON DEVICES, 查読有, VOL. 59(11), 2012, pp2956-2963, DOI:10.1109/TED.2012.2212709 ⑧Kota Nakahira, Hironori Tago, Ken Suzuki, <u>Hideo</u> <u>Miura</u>, Fumiaki Endo, Minimization of the Local Residual Stress in 3D Flip Chip Structures by Optimizing the Mechanical Properties of Electroplated Materials and the Alignment Structure of TSVs and Fine Bumps, J. of Electronic Packaging, 査読有, VOL. 134 (2), 2012, pp.021006-1-6, DOI: 10.1115/1.4006142 ⑨Akihiro Noriki, Kangwook Lee, Jicheol Bea, <u>Takafumi</u> <u>Fukushima</u>, <u>Tetsu Tanaka</u>, and <u>Mitsumasa Koyanagi</u>,

Through-Silicon Photonic Via and Unidirectional-Coupler for High-Speed Data Transmission in Optoelectronic Three- Dimensional LSI, IEEE ELECTRON DEVICES LETTERS, 査読有, Vol. 33, 、2012, 221-223, DOI: 10.1109/LED.2011.2174608

⑩Y. Akihama, Y. Kanamori, <u>K. Hane,</u> Ultra-small silicon waveguide coupler switch using gap-variable mechanism, Optics Express, 査読有, 1.19, 11, 23658-23663, DOI: org/10.1364/0E.19.023658

 <u>Takafumi Fukushima</u>, Eiji Iwata, Yuki Ohara, Mariappan Murugesan, Jichoel Bea, Kangwook Lee, <u>Tetsu</u> <u>Tanaka</u>, and <u>Mitsumasa Koyanagi</u>, Multichip Self-Assembly Technology for Advanced Die-to-Wafer 3-D Integration to Precisely Align Known Good Dies in Batch Processing、IEEE TRANSACTIONS ON COMPONENTS, PACKAGING AND MANUFACTURING TECHNOLOGY, 査読有, VOL. 1, 2011, pp1873-1884,

DOI: 10.1109/TCPMT.2011.2160266

① Kang-Wook Lee, Akihiro Noriki, <u>Kouji Kiyoyama</u>, <u>Takafumi Fukushima</u>, <u>Tetsu Tanaka</u>, and <u>Mitsumasa Koyanagi</u>, Three-Dimensional Hybrid Integration Technology of CMOS, MEMS, and Photonics Circuits for Optoelectronic Heterogeneous Integrated Systems, IEEE TRANSACTIONS ON ELECTRON DEVICES, 査読有, 2011, pp748-757, DOI:10.1109/TED.2010.2099870

(<u>3</u><u>T. Fukushima</u>, E. Iwata, T. Konno, J.-C. Bea, K.-W. Lee, <u>T. Tanaka</u>, and <u>M. Koyanagi</u>, Surface-tensiondriven chip self-assembly with load-free hydrogen fluoride-assisted direct bonding at room temperature for three-dimensional integrated circuits, Applied Physics Letters, 査読有, VOL. 96, 2010, pp154105-1 -154105-3, DOI:10.1063/1.3328098

(4)Akihiro Noriki, Makoto Fujiwara, Kang-Wook Lee, Woo-Cheol Jeong, <u>Takafumi Fukushima</u>, <u>Tetsu Tanaka</u>, <u>Mitsumasa Koyanagi</u>, Optical Interposer Technology Using Buried Vertical-Cavity Surface-Emitting Laser Chip and Tapered Through-Silicon Via for High-Speed Chip-to-Chip Optical Interconnection, Japanese Journal of Applied Physics, 査読有, VOL. 48, 2009, pp C113-1-C113-5, DOI:10.1143/JJAP. 48.04C113 他 32 件

[学会発表] (計111 件) (Mitsumasa Koyanagi, Heterogeneous 3D Integration-Technology Enabler toward Future Super-Chip (Plenary Talk), IEEE International Electron Devices Meeting 2013 (IEDM), 2013 年 12 月 9 日、アメリカ、ワシントン D.C. ②小柳 光正、三次元集積化による超低消費電力化、第 29 回京都賞記念ワークショップ先端術部門、2013 年 11 月12日、京都 ③A. Noriki, K. W. Lee, J. Bea, T. Fukushima, T. Tanaka and M. Koyanagi, Fabrication Tolerance Evaluation of High Efficient Unidirectional Optical Coupler for Though Silicon Photonic Via in Optoelectronic 3D-LSI. IEEE International 3D System Integration Conference (3DIC) 2011, 2012年2月1日, 大阪 (4)A. Noriki, K.-W. Lee, J. Bea, T. Fukushima, T. Tanaka, and M. Koyanagi, Through Silicon Photonic Via (TSPV) with Si Core for Low Loss and High-Speed Data Transmission in Opto-Electronic 3-D LSI, IEEE International 3D System Integration Conference 2010 (3DIC), 2010年11月17日, ドイツ, ミュンヘン 他107件 〔図書〕(計 5件) ①<u>Mitsumasa Koyanagi, Tetsu Tanaka</u> 他, Wiley-VCH, Handbook of 3D Integration, Vol.3, 3D Process technology, 2014, 280 (pp5 · 1 · 21-5 · 1 · 30) ②三浦英生、他、株式会社エヌ・ティー・エス、破壊力 学体系-壊れない製品設計に向けて-, 第12章 2節 薄 膜デバイスの信頼設計, 2012,536 (pp205-210) ③<u>M.Koyanagi</u>, 他, Wiley-VCH, Handbook of Wafer Bonding, 2011, 450 (pp139-159) ④ M.Koyanagi, 他, Springer, Untra-thin Chip Technology and Application, Chapter Ⅲ-11, " 3D Ultra-Thin Chips," 2010, 467 Technology Using (pp109-124) (5)<u>Mitsumasa Koyanagi</u> (Co-editor/Author) , Material Research Society, Materials and technologies for 3-D Integration, 2009, 273 (pp25-32) 〔産業財産権〕 ○出願状況(計 2 件) 名称:チップ支持基板、チップ支持方法、三次元集積回 路、アセンブリ装置及び三次元集積回路の製造方法 発明者:小柳 光正、福島 誉史、田中 徹 権利者:東北大学 種類:特許,番号:PCT/JP2013/74876 出願年月日: 2013年9月13日, 国内外の別: 外国 名称:半導体装置 発明者:鈴木 拓、北村 康宏、浅見 一志、 小柳 光正、福島 誉史、李 康旭 権利者:東北大学、㈱ デンソー

種類:特許,番号:特願2014-53473 出願年月日:2014年3月17日,国内外の別:国内 ○取得状況(計 0 件) [その他] ・三次元スーパーチップLSI 試作拠点 Global Integration Initiative (GINTI) ホームページhttp//www.ginti.niche.tohoku.ac.jp 新聞報道等 ①2014年3月28日23:00~23:30; 世界を支える驚異の技術(ディスカバリー・ジャパン) ②2013年10月9日;東北大,宮城に試作拠点開設, 3次元LSI 試作を支援(半導体産業新聞) (3)2013年10月3日;半導体の立体構造に挑む 東北大の三次元 LSI 拠点(日経産業新聞) ④2013年9月25日; 3次元LSI 試作拠点完成 多賀城 東北大「半導体復権を目指す」(河北新報) ⑤2013年9月24日;「東北の復興を象徴する3次元LSI の世界的拠点に」,東北大が300mm対応の試作用ラ インを公開(日経BP半導体) ⑥2013年9月20日;GINTI開所式テレビ報道 (仙台放送、東日本放送) (7)2013年9月16日; 第2部<技術編>コストを下げて 民生機器へ、TSVの青銅技術を革新、液体の表面 張力で位置合わせ(日経エレクトロニクス, p.51) 6. 研究組織 (1)研究代表者 小柳 光正 (Koyanagi, Mitsumasa) 東北大学·未来科学技術共同 研究センター・教授 研究者番号:60205531 (2)研究分担者 ・福島 誉史 (Fukushima, Takafumi) 東北大学·未来科学技術共同 研究センター・准教授 研究者番号: 10374969 ・田中 徹 (Tanaka, Testu) 東北大学・大学院医工学研究科・教授 研究者番号:40417382 ・羽根 一博 (Hane, Kazuhiro) 東北大学・大学院工学研究科・教授 研究者番号:50164893 ・三浦 英生 (Miura, Hideo) 東北大学・大学院工学研究科・教授 研究者番号:90361112 ・裴 艶麗 (Pei, Yanli) 東北大学・国際高等研究教育機構・助教 研究者番号:70451622 ・清山 浩司(Kiyoyama, Kouji) 長崎総合科学大学・工学部・准教授 研究者番号:60412722