

科学研究費助成事業（科学研究費補助金）研究成果報告書

平成 24 年 5 月 1 日現在

機関番号：20103

研究種目：基盤研究（B）

研究期間：2009 ～ 2011

課題番号：21300018

研究課題名（和文） 次世代全光ルータの設計に関する研究

研究課題名（英文） Design of Next Generation All-Optical Router

研究代表者

姜 晓鸿（JIANG Xiaohong）

公立はこだて未来大学・システム情報科学部・教授

研究者番号：00345654

研究成果の概要（和文）：

本研究プロジェクトは、光スイッチの設計、光バッファリング素子の設計、全体的なルータアーキテクチャの設計を研究することである。光スイッチの設計に関しては、方向性結合器（DC）技術に基づく設計と、アレイ導波路回折格子（AWG）技術に基づく設計の両方の研究を行った。光バッファリング素子の設計に関しては、先入れ先出し（FIFO）共有光バッファ、後入れ先出し（LIFO）バッファ、光マルチプレクサの研究を行った。全体的な光ルータの設計に関しては、初めての共有光ルータアーキテクチャを研究した。また、共有光ルータにおいて、パケット順序を維持するための効率のよいパケット制御法およびスケジューリングアルゴリズムも開発した。

研究成果の概要（英文）：

This project investigated the three key design issues of all-optical routers, namely the designs of optical switch, optical buffering element and overall router architecture. About optical switch designs, we explored both the designs based on directional coupler (DC) technology and the designs based on Arrayed Waveguide Grating (AWG) technology. About the optical buffering element designs, we explored the first-in-first-out (FIFO) shared optical buffer, last-in-first-out optical (LIFO) buffer and optical multiplexers. About the overall optical router architecture design, we explored for the first time the shared optical router architecture. We have also developed the efficient packet control and scheduling algorithms to maintain packet order in shared optical router.

交付決定額

（金額単位：円）

	直接経費	間接経費	合計
2009年度	2,600,000	780,000	3,380,000
2010年度	2,300,000	690,000	2,990,000
2011年度	1,900,000	570,000	2,470,000
年度			
年度			
総計	6,800,000	2,040,000	8,840,000

研究分野：総合領域

科研費の分科・細目：情報学・計算機システム・ネットワーク

キーワード：光ルータ，光バッファ，光スイッチ

1. 研究開始当初の背景

光ファイバと特に波長分割多重方式（WDM）の進展により、グリッド計算や、高解像度テ

レビ、協調型遠隔手術などの多くの新たなネットワークアプリケーションが出現し、そして、未来のネットワークでは、より多くのそ

のような帯域幅を消費するアプリケーションがサポートされるであろうことが予想されている。ネットワークルータは、ネットワークノードにおいて最も重要な装置であり、パケットの処理、スイッチング、バッファリングを行うものであるが、現在、それらの3つの主要な機能は電子的に行われている。電子的に処理を行うルータ（電子的ルータ）は技術的に成熟しており、実装も簡単ではあるが、その容量の増加は、歴史的に見て、光リンクの容量の増加よりも遅い。このため、ますますルータがインターネット通信のボトルネックになりつつある。ファイバの入力トラフィックについていくために、ネットワークオペレータはバックボーンのノードごとに、多くのルータをつなぎ合わせる必要がある。結果として、中核となるルータラックの消費電力は、ここ数年で、標準的な許容可能なレベルを超えて、指数的に増加してきた。明らかに、この傾向は永久的には続かない。その上、光/電気/光 (O/E/O) 変換のコストが高いだけではなく、より重要なことには、スイッチングハードウェアがデータビットレートと伝送プロトコルに強く依存しているために、現在の電子的ルータの性能を向上させるのは、極端にコストがかかり、困難になってきている。それゆえ、ルータの設計に対して、何らかの他の解決策が必須である。1つの自然なアプローチは、光ルータを用いることにより、光の力を十分に利用することである。このような理由により、光ルータに対する新たな関心が持たれている。これは、米国やヨーロッパ、アジアにおいて、いくつかの国家規模のプロジェクトが進行中であることから明らかである。光ルータを導入することは、100テラさらにはペタビットを超えるスループットを実現するだけではなく、劇的に消費電力を削減し、O/E/O 変換の高いコストを省き、スイッチングのビットレート/プロトコルを透過的にする。それゆえ、全光ルータの研究は次世代のインターネットの継続的な成功に確実に貢献するものと予想している。

2. 研究の目的

本研究プロジェクトの目的は、全光ルータの3つの重要な設計問題である、光スイッチの設計、光バッファリング素子の設計、全体的なルータアーキテクチャの設計を研究することである。このために、最初に、その拡張性のよさからクロス網やパンヤン網のようなマルチステージアーキテクチャに基づいた光スイッチを研究する。主なスイッチング技術として、方向性結合器 (DC) とアレイ導波路回折格子 (AWG) を考慮の対象とする。次に、光バッファリングに関しては、光マルチプレクサと光キューの設計に重点的に取り組む。これは、それらがルータ内の最も重

要なバッファリング素子としての役割を果たすためである。最後に、有望なルータを提案するために、ハードウェアと制御の複雑性の観点から、いくつかの光ルータアーキテクチャの詳細な研究と比較を行う。次世代の全光ルータの設計に関して広い理解を得るために、本研究では、高速光スイッチの構成、光マルチプレクサと優先度付きキューの効率的な構成と制御、様々な光ルータアーキテクチャの詳細な評価を含む、多くの重要なトピックに対しても、十分な研究を行う。

3. 研究の方法

(1) **光スイッチ:** スイッチは、実際のスイッチング機能を提供するために、ルータのスイッチングコアとして動作する。線形プログラム最適化と従来の最悪状況解析法を併用することにより、DCに基づくノンブロッキング光スイッチの効率のよい設計のための新たなフレームワークを開発する予定である。さらに、このフレームワークを、高速で自己ルーティングが可能な構成とAWGのような他の技術向けに拡張する。コネクションを設定するために使用されるルーティングアルゴリズムは、最終的なスイッチ性能にとって極めて重要である。しかしながら、光スイッチに対しては、この重要な問題についてあまり多くの研究はなされていなかった。従来のスイッチルーティング戦略は、主に、リンクのブロッキング制約の下での電子的スイッチ向けのものである。光スイッチに対しては、クロストークや波長の連続性から来るさらなる制約により、ルーティングがはるかに困難なものになる。この新たな制約に対処するために、ルーティングアルゴリズムの設計に対する従来の二部グラフのカラーリング技術を拡張する予定である。さらに、高速なルーティングのために、並列処理を導入する予定である。このようなノンブロッキングな設計と効率のよいルーティングアルゴリズムに関する一般的な研究は、全光ルータのための有望な光スイッチ構造を探索するのに非常に役立つものと予想される。

(2) **光バッファリング:** キューやマルチプレクサのようなバッファリング素子は、ルータにとって、輻輳制御やトラフィックスケジューリング機能を提供するために非常に重要である。従来のスイッチング理論と待ち行列理論を組み合わせることにより、最初に、フィードフォワードアーキテクチャに基づく光マルチプレクサの設計を研究する。そしてさらに、このフィードフォワードに基づく設計をフィードバックに基づく設計に拡張する。これは、後者のフィードバックに基づく設計は、ハードウェアコストを大幅に削減するために大いに有望であるためである。優先度付き光キューに対しては、最初に、完全なパケットオーダリング技術を導入することで、従来の部分的なパケットオーダリング技術を拡張する。そして、現在の設計におけるファイバ遅延線の線形的配置を指数的配

置に拡張する。これらの2つの新たな技術の組み合わせは、現在の優先度付きキューの設計を大幅に改善し、その理論的な容量に近づける可能性を持っている。従来の光 FIFO キューに対する明示的な制御アルゴリズムを拡張し、光マルチプレクサと光バッファの効率のよい制御を実現する。効率のよい統計的なバッファサイジングに関しては、我々の光スイッチの解析に関する研究を拡張し、光バッファと光マルチプレクサの両方のパケットブロッキングモデルを開発する。開発予定の一連の構成とモデルは、光バッファと光マルチプレクサの設計とコスト効率のよいサイジングに確実に貢献するものと期待される。

(3) 光ルーターアーキテクチャ: 全体的な光ルーターのアーキテクチャは、全光スイッチングとバッファリングにより提供される十分な利点を生かすために慎重に設計されなければならない。研究予定のルーターアーキテクチャは、共有バッファアーキテクチャ、負荷分散アーキテクチャ、そして出力キュー (OQ) アーキテクチャを含んでいる。我々は、既存の光スイッチとバッファリング素子に基づいて、いかに上記のアーキテクチャをエミュレートするかを研究する。近年、全光 OQ ルーターをエミュレートするための新たな構成が提案されている。我々はこの構成を拡張し、パケットスケジューリングと全体的なルーターの制御問題を考慮しながら、さらに他のアーキテクチャもエミュレートさせる。検討予定の光スイッチでは、主として、高速な DC や AWG に基づく設計に注目する。光バッファリング素子に対しては、フィードフォワードとフィードバックに基づく両方の設計を研究する予定である。これは、両者には、それぞれの利点と欠点があるためである。光ルーターアーキテクチャを十分に理解するために、解析的分析とシミュレーションの両方を行い、ハードウェアと制御の複雑性に関する性能を調査する。

4. 研究成果

(1) DC に基づく光スイッチ

① バンヤン網に基づくアーキテクチャと DC 技術によって構築される光スイッチングネットワークに対しては、一般的な f キャストトラフィックをサポートするためのネットワークの容量を研究した。これは、特殊なケースとして、ユニキャストトラフィック ($f=1$) とマルチキャストトラフィック ($f=M$) を含んでいる。我々は、様々なクロストーク制約の下で、これらのネットワークが f キャストに関して厳密なノンブロッキングである条件を決定した。特に、一般的なクロストーク制約が課せられた場合に、 f キャスト光ネットワークのノンブロッキング条件を決定するための最適化フレームワークを

開発した。

② 我々はさらに、ノードブロッキングシナリオ (光スイッチに関して) とリンクブロッキングシナリオ (電子スイッチに関して) の両者において、再配置可能な f キャストマルチ $\log_2 N$ ネットワークを研究した。特に、次の3つのファンアウトのケースを考慮した。1) ファンアウト容量に制限がないケース、2) 入力ステージにファンアウト容量がないケース、3) バンヤン網の中間ステージにファンアウト容量がないケース。我々は、最初の2つのケースに対する必要条件を決定し、さらに、3番目のケースに対する必要十分条件を導出した。

③ マルチ $\log_2 N$ ネットワークに対するいくつかのルーティングアルゴリズムが提案されているが、これまで、それらのアルゴリズムの十分な性能比較はなされてこなかった。このため、ブロッキング確率、時間計算量、ハードウェアコスト、そして負荷分散能力に関する性能評価を行い、この問題を是正した。負荷分散は、スイッチのピーク消費電力の要求を削減するために重要である。それゆえ、我々は、光マルチ $\log_2 N$ ネットワークに対してよりよい負荷分散性を実現するための新たなルーティングアルゴリズムも提案した。

(2) AWG に基づく光スイッチ

① AWGは高速で大容量のWDMスイッチを構成するために有望な技術である。これは、高速なスイッチングが可能で、大きなサイズに拡張性があり、電力をほとんど消費しないためである。高速なAWGの利点を十分に生かすために、AWGに基づく巨大なスイッチのルーティング制御は可能な限り単純に行わなければならない。我々は $O(1)$ の定数計算量で自己ルーティングが可能なAWGに基づくスイッチの設計を研究し、波長対波長と波長対ファイバの両リクエストモデルに対して魅力的なノンブロッキング特性を保証可能な、新たな自己ルーティングAWGスイッチの構成を提案した。また、ブロッキング特性、ハードウェアコスト、クロストーク性能に関して、提案した構成の解析を行い、従来の構成との比較を行った。この提案した構成は、未来の超高速光パケット/バーストスイッチの設計と全光実装に対して有益であると期待される。

② 我々は、100%のスループットと有限の packets 遅延を保証するために、光ファブリックを用いた性能保証のあるスイッチにおいて、トラフィックスケジューリングの研究を行った。任意のトラフィック行列に対して packets 遅延制約を最小化するために、スケジューリングにおけるスイッチ構成の数はスイ

ッチサイズを超えてはならない。我々の目的は、任意の実際のパケット遅延制約下で、要求されるスピードアップを最小化することである。この問題を解くために、準最大エントリ優先 (QLEF) である新たな最小遅延スケジューリングアルゴリズムを提案した。既存の最小遅延スケジューリングアルゴリズムと比較して、QLEFはスケジューリング制約を大幅に削減することを示した。

(3) 光共有バッファ

① 共有バッファキューでは、1つの共通なバッファプールがスイッチの全入力/出力ポートにより共有されており、全体のバッファ容量に対する要求を大幅に削減する可能性がある。我々は、光フィードバックファイバ遅延線 (FDL) に基づく先入れ先出し (FIFO) 共有光バッファキューの設計を研究した。検討した構成は、 $(M+2) \times (M+2)$ のスイッチファブリックと M 本の FDL (FDL_1, \dots, FDL_M) から成り、各 FDL_i はスイッチファブリックの i -番目の出力と i -番目の入力を接続する。我々は、 $i = 1, \dots, M$ に対して、 FDL_i の長さを $\min(M+1-i, i)$ に設定することで、そのような構成が実際に 1 対 2 共有バッファキューとして動作することを示した。そして、このエミュレーションをより一般的な N 対 2 のケースに拡張した。

② 現在、光バッファは FDL で構成されており、そのブロッキングと遅延の動作は、既存の RAM とは、少なくとも以下の 2 点において大幅に異なっている。1) 離散的な時間遅延の倍数のみが入力パケットに与えられる、2) もし光バッファから提供された最大遅延が競合を避けるために十分でない場合には、パケットは破棄される (この特性はポーキングと呼ばれる)。結果として、光バッファは有限な時間分解能しか持たず、これは過大な負荷とパケット遅延の延長に通じるものとなる。我々は光バッファの新たな待ち行列モデルを提案し、ブロッキング確率と平均遅延の閉形式を導出した。これにより、光バッファ長や FDL の時間粒度などのバッファ性能とシステムパラメータとの間のトレードオフを研究し、またパケット長の分布がバッファ性能に与える全体的な影響を評価した。

(4) 光 LIFO バッファ

① 従来の研究により、FIFO バッファ、優先度付きバッファなどのような様々な種類の光バッファに対して、FDL に基づくエミュレーションの実行可能性が実証されている。LIFO バッファは、輻輳制御と QoS 保証のための、もう 1 つの基本的なネットワーク要素である。近年の研究により、サイズ B の LIFO バッファを構築するために $9 \log_2 B$ 本の FDL

が必要であることが示されている。我々は、フォードバック SDL アーキテクチャに基づいた光 LIFO バッファの 2 つの構成を開発した。我々は、最初に、特定の FDL 長の割り当てと適切なスケジューリングアルゴリズムにより、サイズ B の LIFO バッファをおおよそ $3 \log B$ 本の FDL で構築可能であることを示した。さらに、新たな FDL の割り当てと新たなスケジューリングアルゴリズムを使用することにより、開発したフィードバック構成がおおよそ $2 \log B$ 本の FDL でエミュレート可能であることを示した。我々の 2 つのバッファ構成は大きなサイズのクロスバスイッチをもとにしているが、FDL のグループ化手法により、複数の独立した小さなサイズのスイッチで構成可能であり、よりよい拡張性とハードウェア効率性を提供可能なことが分かった。

② さらに、より効率のよい光 LIFO バッファの構成を研究した。最初に、 $(M+1) \times (M+1)$ のクロスバスイッチとクロスバの各入出力を接続する M 本の FDL からなる単一ステージのフィードバック構成により、サイズ $B = 2 \times 2^{\text{pow}(M/2)} - 2$ (M が偶数) または $(3/2) 2^{\text{pow}((M+1)/2)} - 2$ (M が奇数) の LIFO バッファを構築可能であることを示した。これは、各 FDL の遅延長の設定と FDL 間のパケットスケジューリングを適切に行い、さらに FDL がサポート可能なパケットの同時読み込み/書き込み機能を利用することで実現されている。さらに、単一の大きなスイッチではなく、より小さなスイッチをカスケード接続することにより、上記の新たな LIFO バッファをはるかに少ない数の基本 2×2 スイッチ要素で実装可能であることを示した。

(5) 光マルチプレクサ

可変長のバーストをサポートする N 対 1 の光出力バッファ付きマルチプレクサをエミュレートするために、光バッファのないスイッチとファイバ遅延線 (SDL) を用いたマルチステージ・フィードフォワードネットワークに対する競合の発生しない構成を研究した。このような構成で、競合が発生しない FIFO 特性を保証するための十分条件 (上界) を開発した。我々は、最初に、改善された上界を与えた。そして、必要条件 (下界) を実現するために使用される到着ケースを構築するためのフレームワークを開発した。これらの成果を出力バッファスイッチの N 対 N フィードフォワード構成へとさらに拡張した。シミュレーションと性能比較を通じて、新たな上界と下界により、従来のものと同程度の性能を提供しながら、フィードフォワード SDL マルチプレクサと出力バッファスイッチの両方を構成するため

のハードウェアコストを大幅に削減可能であることが分かった。

(6) 光ルータアーキテクチャ:

① 専用入出力キューと比べてより効率のよい構成のキューとして、SDL に基づく N 対 N の共有光ルータの構成を研究した。我々が考案した構成は、入力 (出力) が外部の到着 (出発) のために予約されるクロスバスイッチで構成され、残りの出力から残りの入力にフィードバックされるように FDL が接続される。最初に、FDL の長さを適切に設定し、FDL 間でパケットを適切にスケジューリングすることで、考案した構成がアイドリングなしの先入れ先出し (FIFO) 共有キューとして動作することを示した。さらにこの成果を、パケットが任意の時間だけ格納され、非 FIFO 順に出力されるような、より一般的な共有バッファの設計に拡張した。我々の研究は、SDL に基づく N 対 N の FIFO 共有キューと N 対 N の優先順位付き共有バッファの両方に関して、オーダ $\text{sqr}(NB)$ 本の FDL でサイズ B のキュー/バッファを構成するための理論的な最初の試みを報告するものである。

② 負荷分散 (LB) スイッチアーキテクチャは、集中型のスケジューラが不要であり、任意の許容可能なトラヒックの下では 100% のスループットを保証可能なため、高速なスイッチを構成するのに魅力的なアーキテクチャである。しかしながら、LB スイッチのマルチパス特性のために、パケット順序が維持されない問題が発生し得る。この問題に対処するために、いくつかのスキームが提案されてきたが、しかし、これらのスキームは無限の中央バッファを必要とするか、平均パケット遅延が高くなるかのどちらかである。我々は、新たな LB スイッチである中央バッファ単一パケットクロスポイント (CBX-1) を提案した。CBX-1 の主要なアイデアは、CIXB-1 (複合入力単一パケットクロスポイントバッファ) スイッチをエミュレートするために、LB スイッチの第一ステージの後に、容量が 1 である (すなわち、1 つのパケットのみを格納可能な) VIOQ (仮想入力出力キュー) を導入することである。分析とシミュレーションの両方を通じて、我々のアーキテクチャはパケット順序の維持問題に対処するために有限の中央バッファを要するが、100% のスループットを保証し、よい遅延性能を実現することを示した。

③ 共有メモリ光パケット (SMOP) アーキテクチャは、必要となる光メモリ量を大幅に削減するのに非常に有望なアーキテクチャであり、通常、FDL で構成される。SMOP スイッチに対す

る現在の予約ベースのスケジューリングアルゴリズムは、効果的に FDL を利用し、各到着パケットに対して単純に出力時刻を予約することにより、低パケットロス率を実現している。しかしながら、そのような単純なスケジューリングスキームは、著しくパケット順が乱れる問題を引き起こす可能性がある。最初に、現在の予約ベースの SMOP スイッチにおいて、パケット順が乱れる問題の 2 つの主な原因を突き止めた。そして、“ラストタイムスタンプ”変数を導入し、現在の予約ベースの SMOP スイッチのスケジューリングプロセスと同様に、対応する FDL の割り当てを修正することで、既存の構成と同様の遅延とパケットロス性能を維持しながら、パケット順序を守ることが可能であることを示した。最後に、可変長のバーストスイッチングをサポートするために、我々の研究をさらに拡張した。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文] (計 10 件)

[1] X. Wang, Xiaohong Jiang, Achille Pattavina and Susumu Horiguchi, Constructing N-to-N Shared Optical Queue with Switched Delay Lines, IEEE Transactions on Information Theory, vol.58, no. 6, June 2012. **査読有**

[2] X. Wang, Xiaohong Jiang, Achille Pattavina, Efficient Designs of Optical LIFO Buffer with Switches and Fiber Delay Lines, IEEE Transactions on Communications, vol. 59, no.12, pp.3430 - 3439, Dec.2011. **査読有**

[3] Ahmad R. Dhaini, Pin-Han Ho and Xiaohong Jiang, QoS Control for Guaranteed Service Bundles over Fiber-Wireless (FiWi) Broadband Access Networks, IEEE/OSA Journal of Lightwave Technology, vol.29, no.10, pp.1500 - 1513, May15, 2011. **査読有**

[4] Ahmad R. Dhaini, Pin-Han Ho and Xiaohong Jiang, WIMAX-VPON: A Framework of Layer-2 VPNs for Next-Generation Access Networks, IEEE/OSA Journal of Optical Communications and Networking. Vol.2, no.7, pp. 400-414, June 2010. **査読有**

[5] Jianming Liu, Xiaohong Jiang and Susumu Horiguchi, Opportunistic Link Overbooking for Resource Efficiency under Per-flow Service Guarantee, IEEE Transactions on Communications, pp.1769-1781, vol.58, no.6, June 2010. **査読有**

[6] X. Wang, Xiaohong Jiang, Achille

Pattavina and Susumu Horiguchi, A Construction of 1-to-2 Shared Optical Buffer Queue with Switched Delay Lines, IEEE Transactions on Communications, Vol. 57, No. 12, pp. 3712 - 3723, Dec. 2009.

査読有

[7] X.Wang, Xiaohong Jiang and Susumu Horiguchi, New Bounds on the Feedforward Design of Optical Output Buffer Multiplexers and Switches, IEICE Transactions on Communications, Vol. E92-B, No. 04, pp. 1183-1190, Apr. 2009. **査読有**

[8] Y.Fukushima, Xiaohong Jiang, Achille Pattavina and Susumu Horiguchi, Self-Routing Nonblocking WDM Switches Based on Arrayed Waveguide Grating, IEICE Transactions on Communications, vol. E92-B, no. 04, pp. 1173-1182, Apr. 2009. **査読有**

[9] B. Wu, K.L. Yeung, P.H. Ho and Xiaohong Jiang, Minimum Delay Scheduling for Performance Guaranteed Switches with Optical Fabrics, IEEE/OSA Journal of Lightwave Technology, vol. 27, issue 16, pp. 3453-3465, Aug. 2009. **査読有**

[10] J.Liu, T.Lee, Xiaohong Jiang and Susumu Horiguchi, Blocking and Delay Analysis of Single Wavelength Optical Buffer with General Packet Size Distribution, IEEE/OSA Journal of Lightwave Technology, vol. 27, no. 8, April 15, 2009, pp. 955-966. **査読有**

[学会発表] (計 5 件)

[1] Xiaoliang Wang, Xiaohong Jiang and Achille Pattavina, An Improved Design of Optical LIFO Buffer with Switched Delay Lines, 2011 IEEE 12th International Conference on High Performance Switching and Routing (IEEE HPSR 2011), 4-6 July 2011, Cartagena, Spain.

[2] J.Liu, Xiaohong Jiang, Achille Pattavina, Packet Loss Process in a Finite Buffer with Bounded Delay, IEEE HPSR 2010, UT Dallas, June 13-16, 2010.

[3] X.Wang, Xiaohong Jiang, A. Pattavina, Constructing Optical LIFO Buffers of size B with $3\log_2 B$ Fiber Delay Lines, 14th Conference on Optical Network Design and Modeling (ONDM 2010), Feb. 1-3, 2010, Kyoto, Japan.

[4] Xiaoliang Wang, Xiaohong Jiang, and Susumu Horiguchi, Constructing Optical Buffers with Switches and Fiber Delay Lines, 15th Asia-Pacific Conference on Communications (APCC2009), Oct. 8th-10th, Shanghai, China, 2009.

[5] Xiaoliang Wang, Xiaohong Jiang, and

Susumu Horiguchi, Packets Scheduling for Optical SDL LIFO Buffers, APCC2009, Oct. 8th-10th, Shanghai, China, 2009.

6. 研究組織

(1) 研究代表者

姜 晓鸿 (JIANG Xiaohong)
公立ほこだて未来大学・システム情報科学部・教授
研究者番号：00345654

(2) 研究分担者

福士 将 (FUKUSHI Masaru)
东北大学・大学院情報科学研究科・助教
研究者番号：50345659

高橋 修 (TAKAHASHI Osamu)
公立ほこだて未来大学・システム情報科学部・教授
研究者番号：60381282
(2010 年度 ~ 2011 年度)

劉 建明 (LIU Jianming)
东北大学・大学院工学研究科・COE Fellow
研究者番号：80509860
(2009 年度)

福島 裕介 (FUKUSHIMA Yusuke)
东北大学・大学院情報科学研究科・助教
研究者番号：50561578
(2009 年度)

堀口 進 (HORIGUCHI Susumu)
东北大学・大学院情報科学研究科・教授
研究者番号：60143012
(2009 年度)

(3) 連携研究者

王 晓亮 (WANG Xiaoliang)
公立ほこだて未来大学・システム情報科学部・契約職員
研究者番号：50571105
(2010 年度)