

令和 6 年 6 月 11 日現在

機関番号：15501

研究種目：基盤研究(C)（一般）

研究期間：2021～2023

課題番号：21K11810

研究課題名（和文）故障ノードの通過に基づくNoC向きの耐故障ルーティング法の確立

研究課題名（英文）Development of fault-tolerant routing methods for NoCs based on the passage of faulty nodes

研究代表者

福士 将（Fukushi, Masaru）

山口大学・大学院創成科学研究科・教授

研究者番号：50345659

交付決定額（研究期間全体）：（直接経費） 3,000,000円

研究成果の概要（和文）：年々増加し続ける計算性能に対する需要を満足する高並列・高性能なプロセッサシステムを実現するには、故障プロセッサ（ノード）が存在するネットワークにおいて、正しくかつ効率よくデータ通信を行う耐故障性のある通信（ルーティング）手法が不可欠となる。本研究では、故障ノードの「通過」という斬新な基本概念に基づく耐故障ルーティングを確立することを目的に、研究を遂行した。広く用いられている基本的な2次元/3次元のメッシュ/トーラス結合の各ネットワークに対して、故障ノードの通過に基づく新たな耐故障ルーティング法を開発し、従来手法で達成し得る通信性能を大きく改善可能なことを明らかにした。

研究成果の学術的意義や社会的意義

本研究の成果は、故障ノードの「通過」という斬新なアイデアに基づく耐故障ルーティングの実現方法を解明したことである。従来の耐故障ルーティングの研究では、故障ノードを迂回することが常識であったが、本研究では、ネットワークの機能を拡張することで、故障ノードの「通過」を可能にしている。これは、耐故障ルーティング法の設計において、迂回とは異なる新たな選択肢を提示するものである。また、本成果により、従来の通信性能を大きく上回るルーティングの実現可能性が示され、並列プロセッサシステムの高性能化に貢献するものと期待される。

研究成果の概要（英文）：Toward the realization of highly parallel and high-performance integrated processing systems, it is indispensable to develop a fault-tolerant routing technique that can route packets correctly and efficiently in on-chip networks with faulty processors (i.e. faulty nodes). This research project aims at developing new fault-tolerant routing technique based on the novel concept: passage of faulty nodes. We have developed novel routing methods for two-/three-dimensional mesh/torus networks and revealed that they can significantly improve the communication performance of the existing methods which record the highest performance.

研究分野：ディペンダブル並列システム

キーワード：ネットワーク・オン・チップ 耐故障ルーティング

1. 研究開始当初の背景

現代のコンピュータに搭載される CPU は、複数のプロセッサ回路(コア)で構成されるメニーコアが一般的になりつつあり、年々増加し続ける計算性能への需要を満たすべく、コア数は増加傾向にある。このような並列プロセッサシステムにおいては、コア間の通信性能がシステム全体の処理性能を左右する重要な要因になるため、コアの新たな接続方式として、ネットワークオンチップ(NoC)が注目されている。NoCでは、演算装置であるコアと通信装置であるルータで構成されるノードをネットワークで接続し、ネットワーク上でパケット転送を行うことで、コア間のデータ通信を行う。そのため、NoCには、現在の主流であるシステムバスによる接続方式と比較して、配線遅延が少なく、通信帯域の広いシステムを構築できるという利点がある。

多数のノードが集積される大規模な NoC では、製造時や稼働時に発生する欠陥や故障により、ネットワークが不規則化し、パケット転送が妨害され、ディペンダビリティ(信頼性)が低下する問題がある。ネットワークを含むシステム全体が単一の集積回路(VLSI)チップに実装されるため、故障ノードを取り出して、正常なノードに交換することは不可能である。このため、故障が存在するネットワークにおいても正常なパケット転送を保証する耐故障ルーティングが盛んに研究されている。しかしながら、従来の耐故障ルーティング法には、故障ノード数が増加すると、それらを迂回するために通信経路が長くなり、また、迂回経路上で混雑も発生しやすくなるため、通信性能が大幅に低下するという問題がある。

2. 研究の目的

本研究では、従来の耐故障ルーティング法が抱える上記の問題を解決するために、故障ノードの「通過」という斬新な概念を導入する。本研究では、NoCで広く用いられる最も基本的なネットワークである、2次元/3次元のメッシュ/トーラス結合のネットワークに対して、故障ノードの「通過」に基づく耐故障ルーティングの実現方法を確立することを目的とする。このためには、パケットの循環待ち(デッドロック)による通信不全を起こさないことを保証しつつ、通信性能の高い耐故障ルーティング法を実現する必要がある。本研究では、自由に経路を選択可能な適応的ルーティングと故障ノードの通過を組み合わせたアプローチにより、その実現性を調査する。

3. 研究の方法

研究目的の達成に向けて、以下の方法で研究を推進した。

- (1) VLSI 実装向けの 2 次元メッシュ結合の NoC を対象に、故障ノードの通過に基づく耐故障ルーティング法を開発する。提案手法と従来手法をプログラムで実装し、計算機シミュレーションにより、通信遅延(目的ノードに到着するまでの遅延時間)とスループット(単位時間あたりの到着パケット数)の両指標を算出する。提案手法と従来手法の性能比較を行い、提案手法の有効性を検証する。
- (2) 実アプリケーションを用いて、提案手法の並列計算への適用効果を検証する。このために、実際の並列プログラムを用いた簡便で実用的な性能評価方法を開発する。本手法を用いた計算機シミュレーションにより、提案手法と従来手法の性能比較を行い、上記(1)の評価結果との差異を調査する。
- (3) より通信能力の高い 2 次元トーラス結合の NoC を対象に、故障ノードの通過に基づく耐故障ルーティング法を開発する。(1)と同様に、計算機シミュレーションにより性能比較を行い、提案手法の有効性を検証する。
- (4) より通信能力が高く 3 次元 VLSI 実装向けの 3 次元メッシュ/3 次元トーラス結合の NoC を対象に、上記(1)と(3)の提案手法をもとに、各ネットワーク向けの手法へと拡張する。計算機シミュレーションにより性能比較を行い、提案手法の有効性を検証する。

4. 研究成果

本研究で得られた成果を以下にまとめる。なお、各項目の番号は、上記の「3. 研究の方法」に記載した番号と対応している。

- (1) 2 次元メッシュ向けの手法: 故障ノードの通過を許可しながら、目的ノードまで適応的なルーティングを行う手法を開発した。デッドロックにより通信不全に陥る問題に対処するために、ネットワークを仮想化するための仮想チャネル(VC)を2個用いて解決を図った。本手法では、2つの仮想ネットワーク(VN)で異なる適応的ルーティング(West-Last, East-Last)を採用するアプローチをとった。
性能評価の結果、図1に示す通り、提案手法(Passage-WLEL)は、従来手法(Adapt Fcube)と比較して、通信遅延を約98%改善でき、スループットを約1.6倍向上できることを明らかにした。
- (2) 実アプリケーションへの適用効果: 耐故障ルーティングの性能評価において、一般的な通信関数(MPI)で記述される並列アプリケーションを用いる手法を開発した。本手法は、並列

アプリケーション実行時のトレースデータ（タスクの実行時間，タスク間の通信のタイミング，データ量などの情報）を精度よく NoC のシミュレータに反映させることで，耐故障ルーティング法の違いによるアプリケーションの実行時間の違いを評価可能にしたものである．

NAS パラレルベンチマークの整数ソート（IS）を対象に，各手法の packets 送信特性を評価したところ，図 2 に示す通り，手法毎に，送信量とタイミングに大きな違いがあることが分かった．さらに，(1) の提案手法を用いた場合，従来手法に比べて，IS の実行時間を約 49% 削減可能なことを明らかにした．

- (3) 2次元トラス向けの手法: 2次元トラスの場合，左右および上下両端のノード間がリンクで接続されるため，通信能力は2次元メッシュに比べて高いものの，ネットワークに循環構造を含むため，デッドロックの防止が困難になる．本研究では，最初に，矩形の故障ノード群が複数個存在するネットワークにおいて，最短経路を適応的に選択可能な最短完全適応的ルーティング（MFA）を開発し，この MFA に故障ノード通過の機能を導入するアプローチをとった．MFA を行った後で通過を許可する手法 1 と MFA の途中でも通過を許可する手法 2 の 2つの手法を開発し，いずれも 4 個の VC を用いることで，デッドロックが発生しないことを理論的に証明した．

性能評価の結果，図 3 に示す通り，手法 1（prop1），手法 2（prop2）は，従来手法（conv）と比較して，通信遅延をそれぞれ約 98%，約 99%改善でき，スループットを約 1.3 倍，1.5 倍向上できることを明らかにした．また，使用する VC 数に関しては，従来手法の半数で抑えられることも証明した．

- (4) 3次元メッシュ/3次元トラス向けの手法: 3次元ネットワークの場合，2次元の X，Y 軸に加えて，Z 軸での移動も可能になるため，デッドロックの防止がより困難になる．本研究では，上記の(1)，(3)の手法を拡張し，MFA に故障ノード通過の機能を導入するアプローチにより，故障ノードの通過に基づく新たな手法を開発した．3次元メッシュ，3次元トラス結合の No に対して，それぞれ，VC を 4 個，32 個用いることで，デッドロックの発生しない耐故障ルーティング法の開発に成功した．

性能評価の結果，3次元メッシュ向けの手法（Proposed Method）については，図 4 に示す通り，従来手法（Conventional Method2）と比較して，半数の VC 数で，通信遅延を約 53%削減可能なことを明らかにした．また，3次元トラス向けの手法についても，通信遅延を約 30%削減可能な結果を得ている．

以上，本研究で得られた成果は，2次元/3次元のメッシュ/トラス結合の NoC において，当該研究分野で知られている最高性能を達成する従来手法の性能を大きく上回るものであり，故障ノードの「通過」が耐故障ルーティングに非常に有効であることを実証したものである．




図 1 2次元メッシュにおける評価結果
(ノード数: 10×10 ，ノード故障率: 10%)




図 2 IS に対する各手法の通信特性
(ノード数: 10×10 ，ノード故障率: 10%)




図 3 2次元トラスにおける評価結果
(ノード数: 10×10 ，ノード故障率: 10%)




図 4 3次元メッシュにおける評価結果
(ノード数: 10×10 ，ノード故障率: 4%)

5. 主な発表論文等

〔雑誌論文〕 計15件（うち査読付論文 15件 / うち国際共著 0件 / うちオープンアクセス 0件）

1. 著者名 Kurokawa Yota, Fukushi Masaru	4. 巻 14
2. 論文標題 A Simple and Effective Evaluation Method for Fault-Tolerant Routing Methods in Network-on-Chips	5. 発行年 2023年
3. 雑誌名 Journal of Advances in Information Technology	6. 最初と最後の頁 876 ~ 882
掲載論文のDOI (デジタルオブジェクト識別子) 10.12720/jait.14.5.876-882	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 Takanami Itsuo, Fukushi Masaru	4. 巻 8
2. 論文標題 Self-restructuring Mesh-connected Processor Arrays through Spares on Moved Diagonals, Direct Replacement and Built-in Circuits	5. 発行年 2023年
3. 雑誌名 SCIREA Journal of Computer	6. 最初と最後の頁 91 ~ 117
掲載論文のDOI (デジタルオブジェクト識別子) 10.54647/computer520386	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 Takanami Itsuo, Fukushi Masaru	4. 巻 -
2. 論文標題 Degradable Self-restructuring of Processor Arrays by Direct Spare Replacement	5. 発行年 2022年
3. 雑誌名 Transactions on Computational Science XXXIX	6. 最初と最後の頁 1 ~ 21
掲載論文のDOI (デジタルオブジェクト識別子) 10.1007/978-3-662-66491-9_1	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 Kurokawa Yota, Fukushi Masaru	4. 巻 -
2. 論文標題 Performance Evaluation of Parallel Tasks for Fault-tolerant Routing Methods	5. 発行年 2023年
3. 雑誌名 Proceedings of 2023 International Conference on Consumer Electronics - Taiwan	6. 最初と最後の頁 441 ~ 442
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/ICCE-Taiwan58799.2023.10226850	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Nagao Mizuki、Kurokawa Yota、Miura Yasuyuki、Fukushi Masaru	4. 巻 -
2. 論文標題 Fault-Tolerant Routing Method for 2D-Torus Network-on-Chips Based on the Passage of Faulty Nodes	5. 発行年 2024年
3. 雑誌名 Proceedings of The Twenty-Ninth International Symposium on Artificial Life and Robotics	6. 最初と最後の頁 923 ~ 928
掲載論文のDOI (デジタルオブジェクト識別子) なし	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Kurokawa Yota、Fukushi Masaru	4. 巻 -
2. 論文標題 Performance Evaluation of Fault-Tolerant Routing Methods Using Parallel Programs	5. 発行年 2022年
3. 雑誌名 Proceedings of 2022 IEEE International Conference on Consumer Electronics-Taiwan	6. 最初と最後の頁 1 ~ 2
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/ICCE-Taiwan55306.2022.9869231	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Tomita Taiki、Inohara Keiichi、Kurokawa Yota、Fukushi Masaru	4. 巻 -
2. 論文標題 A Dynamic Reconfiguration Method of Communication Groups for Parallel Volunteer Computing	5. 発行年 2022年
3. 雑誌名 Proceedings of 2022 International Conference on Networking and Network Applications	6. 最初と最後の頁 506 ~ 510
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/NaNA56854.2022.00093	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Inohara Keiichi、Kurokawa Yota、Fukushi Masaru	4. 巻 -
2. 論文標題 Performance Evaluation of A Parallel Volunteer Computing System Using Benchmarks	5. 発行年 2023年
3. 雑誌名 Proceedings of The Twenty-eighth International Symposium on Artificial Life and Robotics	6. 最初と最後の頁 941 ~ 946
掲載論文のDOI (デジタルオブジェクト識別子) なし	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Endo Tsubasa、Kurokawa Yota、Fukushi Masaru	4. 巻 -
2. 論文標題 Adaptive Fault-Tolerant Routing Methods for 3D-Mesh NoCs	5. 発行年 2023年
3. 雑誌名 Proceedings of The Twenty-eighth International Symposium on Artificial Life and Robotics	6. 最初と最後の頁 947 ~ 952
掲載論文のDOI (デジタルオブジェクト識別子) なし	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 黒川 陽太、福士 将	4. 巻 J104-D
2. 論文標題 2次元メッシュNoCにおける故障ノードの通過に基づく決定的・適応的耐故障ルーティング法	5. 発行年 2021年
3. 雑誌名 電子情報通信学会論文誌D 情報・システム	6. 最初と最後の頁 574 ~ 585
掲載論文のDOI (デジタルオブジェクト識別子) 10.14923/transinfj.2020FIP0011	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Gao Chan、Yang Bin、Jiang Xiaohong、Inamura Hiroshi、Fukushi Masaru	4. 巻 8
2. 論文標題 Covert Communication in Relay-Assisted IoT Systems	5. 発行年 2021年
3. 雑誌名 IEEE Internet of Things Journal	6. 最初と最後の頁 6313 ~ 6323
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/JIOT.2021.3051694	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Takanami Itsuo、Fukushi Masaru	4. 巻 -
2. 論文標題 Degradable Self-restructuring of Processor Arrays by Direct Spare Replacement	5. 発行年 2022年
3. 雑誌名 Transactions on Computational Science	6. 最初と最後の頁 -
掲載論文のDOI (デジタルオブジェクト識別子) なし	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Kurokawa Yota, Kajimoto Daiki, Fukushi Masaru	4. 巻 -
2. 論文標題 A Development Support Tool for Fault-tolerant Routing Methods on Network-on-Chips	5. 発行年 2021年
3. 雑誌名 Proceedings of 2021 IEEE International Conference on Consumer Electronics-Taiwan	6. 最初と最後の頁 1~2
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/ICCE-TW52618.2021.9603155	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Tomita Taiki, Kurokawa Yota, Fukushi Masaru	4. 巻 -
2. 論文標題 A Fault-Tolerant Routing Method Using Bus Functions in Two-dimensional Torus Network-on-Chips	5. 発行年 2021年
3. 雑誌名 Proceedings of 2021 IEEE International Conference on Consumer Electronics-Taiwan	6. 最初と最後の頁 1~2
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/ICCE-TW52618.2021.9602956	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Tomita Taiki, Kurokawa Yota, Fukushi Masaru	4. 巻 -
2. 論文標題 A Fault-tolerant Routing Method for 2D-torus Network-on-Chips Based on Bus Functions	5. 発行年 2021年
3. 雑誌名 Proceedings of 2021 20th International Symposium on Communications and Information Technologies	6. 最初と最後の頁 123~128
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/ISCIT52804.2021.9590599	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

〔学会発表〕 計8件 (うち招待講演 0件 / うち国際学会 0件)

1. 発表者名 黒川 陽太、遠藤 翔、福士 将
2. 発表標題 3次元メッシュNoCに対する故障領域を作成しない耐故障ルーティング法
3. 学会等名 第83回機能集積情報システム研究会
4. 発表年 2024年

1. 発表者名 長尾 瑞稀、黒川 陽太、福士 将
2. 発表標題 2次元トラスNoCに対する故障ノードの通過に基づく耐故障ルーティング法
3. 学会等名 第78回機能集積情報システム研究会
4. 発表年 2022年

1. 発表者名 黒川 陽太、福士 将
2. 発表標題 NAS Parallel Benchmarksを用いた耐故障ルーティング法の性能評価
3. 学会等名 リコンフィギャラブルシステム研究会
4. 発表年 2022年

1. 発表者名 遠藤 翔、黒川 陽太、福士 将
2. 発表標題 3次元メッシュNoCにおける故障領域の通過に基づく耐故障ルーティング法
3. 学会等名 第79回機能集積情報システム研究会
4. 発表年 2022年

1. 発表者名 黒川 陽太、小谷 征太郎、福士 将
2. 発表標題 耐故障ルーティング法の違いによる並列タスクの実行時間の評価
3. 学会等名 第80回機能集積情報システム研究会
4. 発表年 2023年

1. 発表者名 富田 大喜、黒川 陽太、福士 将
2. 発表標題 2次元トラスNoCにおけるバス機能を用いた耐故障ルーティング法
3. 学会等名 第75回機能集積情報システム研究会
4. 発表年 2021年

1. 発表者名 福士 将、高浪 五男
2. 発表標題 2次元メッシュNoCに対する部分再構成アプローチ
3. 学会等名 第76回機能集積情報システム研究会
4. 発表年 2021年

1. 発表者名 黒川 陽太、福士 将
2. 発表標題 故障ノードの通過に基づく耐故障ルーティング法のNAS Parallel Benchmarks を用いた性能評価
3. 学会等名 情報処理学会第84 回全国大会
4. 発表年 2022年

〔図書〕 計0件

〔産業財産権〕

〔その他〕

-

6. 研究組織	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考
---------	---------------------------	-----------------------	----

7. 科研費を使用して開催した国際研究集会

〔国際研究集会〕 計0件

8 . 本研究に関連して実施した国際共同研究の実施状況

共同研究相手国	相手方研究機関
---------	---------