科学研究費助成事業

研究成果報告書



平成 26 年 6月 6日現在

機関番号: 1 7 1 0 4					
研究種目: 基盤研究(A)					
研究期間: 2010~2013					
課題番号: 2 2 2 4 0 0 2 2					
研究課題名(和文)シリコンナノディスクアレイ構造を用いた知能情報処理デバイス・回路の開発					
研究課題名(英文)Development of an intelligent information processing device and circuit using silico n nanodisk array structures					
研究代表者					
森江 隆(MORIE, Takashi)					
九州工業大学・生命体工学研究科(研究院)・教授					
研究者番号:20294530					
交付決定額(研究期間全体):(直接経費) 38,000,000 円 、(間接経費) 11,400,000 円					

研究成果の概要(和文):ナノディスクアレイ構造と最先端CMOS素子であるFinFETを結合して構成したスパイキングニ ューロンデバイスを提案・開発した.ナノディスクアレイはバイオナノプロセスと中性ビームエッチング技術で作製さ れる.スパイキングニューロンモデルの実装では,シナプス部でのシナプス後電位の生成が鍵となる.これをナノディ スクアレイ内での電子伝導での時間遅れにより実現する.また,ゆらぎのある電子伝導がノイズを利用した情報処理に 利用できる.単電子回路シミュレーションを用いて,電子の動作を解析し,ナノ構造を設計した.また,ナノデバイス に適した情報処理モデルとして,モジュラー型自己組織化マップの発展系を開発した.

研究成果の概要(英文): We have proposed and developed a spiking neuron device that consists of nanodisk a rray structures and a FinFET device, which is the most advanced CMOS device. The nanodisk array is fabrica ted using bio-nano-process and neutral beam etching techniques. A neuron part of this device is realized b y a FinFET, and a synapse part consists of a nanodisk array. In spiking neuron models, generation of post-synaptic potentials, PSPs, is an essential function. For generating PSPs, we use a delay in electron hoppi ng among nanodisks. Generated PSPs have fluctuation caused by stochastic electron movement, which can be u sed for neural information processing effectively using noise. We have analyzed electron movement in a nan odisk array by single-electron circuit simulation, and designed the nanostructure including a control elec trode. We have also developed an advanced model of the modular-network self-organizing map, SOM, as an inf ormation processing model suitable for our nanodevice.

研究分野: 総合領域

科研費の分科・細目: 情報学・感性情報学・ソフトコンピューティング

キーワード:ナノディスクアレイ構造 スパイキングニューロン CMOSデバイス ゆらぎ

1.研究開始当初の背景

これまでの情報処理用ナノデバイス研究 の多くは、単電子トランジスタに関するもの で、既存 CMOS 回路を置き換えるディジタ ル回路への応用を念頭に置いたものがほと んどである.現在のところ、微細加工技術を 駆使したトップダウン的手法のみにより微 細パターンを生成する手法では10nm以下の デバイスを形成することは困難である.しか し、近年、分担者(寒川)らにより、自己組 織化的な方法(ボトムアップ的手法)を利用 してナノ構造を作製する技術が開発され、新 たな応用が期待されるようになった.脳型ハ ードウェアは、規則的な構成が多く、モデル 自体に冗長性があることから、自己組織的な デバイス作製法が向いていると考えられる.

脳型処理モデルとしては,2000年代以降, 神経細胞の発火動作をより忠実に模倣する いわゆるスパイキングニューロンモデルが 注目され,スパイクタイミング依存シナプス 可塑性(STDP)と呼ばれる学習法とともに, 神経科学分野,人工ニューラルネットワーク 分野の双方で研究が盛んに行われ,そのハー ドウェア化も研究されてきた.研究代表者も STDPを搭載したスパイキングニューラルネ ットワーク LSIを開発し,連想メモリ動作を 初めて確認するなどの成果をあげてきた.

2.研究の目的

本研究では,標準 CMOS 集積回路とボト ムアップ手法を利用した新開発のシリコン ナノディスクアレイ構造を合体した究極の 省サイズ・低消費電力な脳型情報処理デバイ スを開発する.実現する脳型情報処理回路と デバイスは,アナログとディジタル方式を融 合した時間軸情報処理回路に基づくもので, 自己集成型バイオナノプロセスと中性粒子 ビームエッチングによる高精度なナノ構造 を用いる.処理モデルとしては,スパイキン グニューロンモデルおよびモジュラーネッ トワーク SOM 〔自己組織化マップ〕をター ゲットとし,脳型知能情報処理ハードウェア の構築を目指す.

3.研究の方法

(1) ナノディスクアレイ構造作製方法の最 適化を行うと共に,実デバイスにより電子伝 導の物理特性を測定し,そのメカニズムを解 明する.

(2) スパイキングニューロンモデル実装のために,構造シミュレータおよび単電子回路シミュレータを用いて,最適なナノディスクアレイと電極配置のナノ構造を設計する.

(3) ナノディスクアレイ構造と微細 CMOS デ バイスを結合する製造方法を開発する.試作 結果を設計・製造法にフィードバックし,最 適化を図る.

(4) ナノ構造スパイキングニューロンモデ ルで実現する情報処理モデルの仕様を最適 化する.

4.研究成果

(1) ナノ構造作製方法の最適化と物理特性解 明

分担者の寒川らは,高精度低ダメージエッ チングが可能である中性粒子ビームにより, エッチングマスクとしてフェリチンと呼ば れる球殻状タンパク質(直径13nm)に内包さ れた直径7nmの鉄コアを用いて円盤状シリコ ンナノ構造(ナノディスク:ND)を作製する プロセスを開発し,さらにフェリチンの自己 組織化機能を利用してNDの2次元配列を作 製する技術を開発した.この2次元NDアレ イ構造における電気的特性の構造依存性に ついて検討した.

本研究で用いたナノ構造の製造法を図1 に示す.まず,SiO2(Neutral Beam Oxide; NBO)/poly-Si(膜厚=2,4,6nm)/SiO2/Si 構 造を持つ多層膜上にフェリチン溶液をスピ ンコートすることで自己組織的に2次元配列 を形成し,酸素中熱処理によって外周の蛋白 質を除去し鉄コアのみを残す.その鉄コアを マスクに基板表面に存在する3nm厚NBO膜を NF3 ガス+水素ラジカル照射を行うことで選 択的に除去し,続いて塩素中性粒子ビームに よってpoly-Siのエッチングを行い,ND2次 元アレイを作製した.これをチャネルとし, 金属電極(Cr/AI)を蒸着して2端子デバイス とした.

このように形成された ND アレイ内では, 電子がナノディスク間を確率的にトンネル しながら伝導することができる .ND 厚さが異 なるデバイスの I-V 特性の温度依存性を測定 し,活性化エネルギーを評価した .2 次元 ND アレイ構造は ND 直径約 10nm, ND 間ギャップ 約 2nm であり,電極間の印加電圧は 2.0V と した.測定した温度特性を図2に示す.図の ように,ND 厚さによって電流特性の活性化エ ネルギーが制御できることがわかった.

次に,2次元NDアレイのパルス応答を測定 した.その結果,図3に示すように,時間的 に緩やかに変動する応答波形が得られると 共に,連続して入力されるパルスに対しては その応答が加算的になることも確認できた. これは後述するシナプスでの応答に相当す る現象である.



ナノディスクアレイ(NDA)作製法

(2) ナノ構造の最適化と情報処理回路への応用:スパイキングニューロンモデルのためのナノディスクアレイの単電子回路シミュレーション

全結合型ニューラルネットワークでは,シ ナプス数がニューロン数の2乗に比例するた め,その集積回路実装ではシナプス部の回路 占有面積と消費電力がチップ性能に直結す る.そこで,ニューロン部を CMOS 回路で実 現し,ゲート電極に接続した自己組織化 ND アレイ構造でシナプス部を実現するデバイ ス構成法を提案し,単電子回路シミュレーシ ョンによりシナプス部の応答特性を調べた. すなわち,シナプス後電位の生成およびその 制御法を示すとともに,ナノ構造中の確率的 電子移動におけるゆらぎを利用して,ノイズ を伴うスパイキングニューロンモデルを実 現する手法を提案した.

スパイキングニューロンモデルの中で積 分発火型(図4)はもっとも単純なモデルで あるが,連想メモリをはじめとする興味深い 応用がある有用なモデルである. 各シナプス 部で入力スパイクを受け取ると,そのタイミ ングで時間的に変化するシナプス後電位 (post-synaptic potential: PSP)が生成さ れる . PSP には興奮性(EPSP)と抑制性(IPSP) があり,それぞれニューロンの内部電位を上 昇もしくは下降させる.すべてのシナプスで 生成された PSP の時空間加算によりニューロ ンの内部電位が決定され,それがしきい値を 越えた時にそのニューロンが発火して出力 スパイクを生成する.その後一定期間不応期 が発生し、また発火が可能な状態に戻る.こ のモデルで重要な機能はシナプス荷重に比 例した振幅の PSP を生成することであり,本 研究では,荷重を記憶するアナログメモリ機



能ではなく, PSP 生成機能に着目した.

ND アレイ構造を用いたシナプス部では,ND 間を電子がランダムホッピングして移動す る電気伝導機構を利用して,PSPを生成する. また,シナプス荷重の機能を実現するために, 制御電極を追加した構造を考案した(<u>図5</u>). ND アレイ中の電気伝導特性は図3に示した ように既に実デバイスで調べられており, PSP 生成に相当する電位変動や PSP 加算に関 する実験結果が得られている.

上記の方法で形成した ND アレイ構造は, トンネル伝導により電子が移動するので,極 小面積の高抵抗素子として利用できる.伝導 電子数を制御できるため,超低消費電力動作 も可能になると期待できる.

各入力電極にスパイクパルスが入力され ると,電子が出力電極から入力電極に向けて ランダムホッピングし,出力電極の電位が変 化する.この電位変化が PSP となるが,その 高さは各ナノディスクアレイ上に設置した 制御電極により制御される.出力電極の電位 が MOS トランジスタのしきい値を越えたとき トランジスタが導通し,ニューロンの発火処



図4:積分発火型スパイキングニューロン モデル





理が行われる.

まず, 図5(右上)に示すような構造を仮 定した.本来,出力電極はMOS トランジスタ のゲート電極であるが,ここでは簡単のため に一定の容量で置き換えた.この構造をもと に,市販の構造シミュレータ "Maxwell 3D' を用いて容量抽出し,等価回路を作成した (図5(下)). このとき, 3nm 以下の電極間 隔をトンネル接合とみなし, 3nm 以上のもの を(電子が通過できない)通常の容量とみな した.トンネル抵抗は 500M とした.次に, 得られた等価回路について、モンテカルロ法 に基づく単電子回路シミュレータで動作解 析を行った.このシミュレータでは,電子が 移動できるすべての経路において移動する までの待ち時間を , 乱数を用いてそれぞれ計 算する.そして,最短の待ち時間となる経路 を電子が移動するとして , それに応じて電位 変化を計算する.そのため,試行ごとにシミ ュレーション結果にゆらぎが生じる.なお ー様乱数生成に関して , 線形合同法を用いた 自作関数 ,Microsoft VisualC++の rand 関数 メルセンヌ・ツイスタ法の三種類を試したが 大きな違いが見られなかったため,以下では Microsoft Visual C++の rand 関数を用いた シミュレーション結果を示す.

まず, PSP 波形生成に関して,制御電極へ の印加電圧(Vc)の波形への依存性について 調べた.仮定したナノ構造の諸元と構造シミ ュレーションで抽出した容量値を<u>表1</u>に示 し,回路シミュレーション結果を<u>図6</u>に示す. 制御電圧 Vc をスパイクパルス入力と同じタ イミングで立ち上げた後,一定に保つように すると,ほぼ同じ形状の PSP が生成され,波 形高さが Vc に依存するようになった.そこ で,以降はこの条件で検討を行った.

次に,電子移動のゆらぎを調べるために,

表1:シミュレーション条件

ナノディスク (ND)	直径	10 nm	ゲートー基板	22.9aF
	高さ	2 nm	ゲートーFin	336.2aF
サイズ	間隔	3 nm	ゲートー入力電極	5.77aF
制御電極幅		12 nm	ゲートー制御電極	7.94aF
制御電極とND間距離 5 nm		入力電極-制御電極	7.05aF	



図6:ナノ構造シナプスの単電子回路 シミュレーション結果(PSP 波形生成)

出力電圧 (PSP) 波形の立ち上がり部分の様 子を調べた.Vc=0.3Vとし,入力パルス振幅 (Vin)を変えた時の 100 回分のシミュレー ション結果 を重ね書きした.その結果,図 7に示すように Vin に応じて出力電圧の平 均値が変化しているが ,ゆらぎ幅(標準偏差) は同じ割合では変化していない.スパイキン グニューロンモデルではスパイクタイミン グのみに情報を載せているため,入力スパイ クの振幅は自由に設定できる.したがって、 Vin を変えることで,相対的にゆらぎ ノイ ズ)量を変えることができる.また, Vin を 一定とし Vc を変えた時のシミュレーション 結果でも同様の結果を得た.以上より,入力 電圧または制御電極電圧のいずれを変えて も,振幅とゆらぎ比率を変えられることがわ かった.

(3) ナノディスクアレイ構造と CMOS デバイ スとの結合プロセス

ナノ構造と CMOS デバイスとの結合につい ては,初年度,ファウンドリサービスを利 用した 0.25µm 標準 CMOS 技術を用いて MOS トランジスタを試作し,配線層を研磨により エッチバックして,その上に ND アレイ構造 の材料となる Si 膜を堆積するプロセスを試 みた.しかし,低温で堆積する必要があった ために膜質が十分でなく,良好な ND 構造が 形成できないことがわかった.このため, CMOS とナノ構造の製造工程自体を見直し,第 二年度からは,独立行政法人産業技術総合 研究所(産総研)の協力を得て,産総研で MOS トランジスタ(FinFET)を作製後,東北大で ND アレイ構造を形成し,その後再び産総研で 配線工程を行うプロセスを試みた.

自己組織化プロセスのためのフェリチン 溶液塗布を FinFET 作製後にウェ八全面に均 ーに行うためには,完全にチップ表面を平坦 化する必要があり,そのための研磨技術 (Chemical Mechanical Polishing; CMP)が 鍵となった.NDアレイ構造を FinFET のゲー ト電極に接続するために,CMP によりゲート 部を精度良く露出させる必要がある.このた めに,デバイスの周辺にダミーパターンを形 成することで,孤立 FinFET 周辺での CMP で の過研磨を防止する手法を考案した(図8). 試作結果から,ゲート電極の露出とフェリチ ン高密度配置をそれぞれ TEM,SEM 観察によ り確認した(図9).



図7:1次元NDAのパルス応答のシミュレーション結果(立ち上がり特性のゆらぎ)

以上により 2次元 ND アレイ構造と FinFET との結合プロセスを確立した。

(4) ナノ構造スパイキングニューロンモデル で実現する情報処理モデル

スパイクパルス入力に対して立ち上がり の緩やかな応答波形を生成し、それにより積 和演算を実行する手法を評価し,二つのパタ ーン(ベクトル)の類似度(距離)計算とし て,規格化ベクトルによる内積を利用するこ とで,モジュラーネットワーク自己組織化マ ップ(mnSOM)の実装が可能であることを確 認した.理論研究における SOM の発展系につ いては,従来リーマン幾何学を用いて体系化 されていた形状空間論を高階 SOM の立場から 理論化し , 高階 SOM が形状空間論の工学的実 装であることを示した.また,SOM の高階化 は理論的に見て非線形テンソル分解に相当 することを明らかにし,テンソルに拡張した Tensor SOM を開発し,マーケティングの大規 模データに応用した.その結果,データの9 割以上が欠損していた場合でもデータの可 視化や分析が可能であること,また欠損デー タの推定ができることを示し,これにより Tensor SOM の持つ能力の高さを示した.



図8:FinFET 上 NDA 形成のための 平坦化プロセス



図9:平坦化後の FinFET パターンの SEM 写真(右上)と断面 TEM 写真(左下), フェリチン高密度配置の SEM 写真(右下)

5. 主な発表論文等

(研究代表者,研究分担者及び連携研究者に は下線)(特記無い場合は査読有)

〔雑誌論文〕(計35件)

- (1) Y. Takahashi, S. Ueno, and M. Arita: Multi-Functional Logic Gate by Means of Nanodot Array with Different Arrangements, Journal of Nanomaterials, 2013. http://dx.doi.org/ 10.1155/2013/702094
- (2) Y. Takahashi, H. Takenaka, T. Uchida, M. Arita, A. Fujiwara, and H. Inokaw: High-speed operation of Si singleelectron transistor, ECS Transactions 58, 73-80, 2013. doi:10.1149/05809. 0073ecst
- (3) R. Tsukamoto, M. Godonoga, R. Matsuyama, M. Igarashi, J. Gardiner Heddle, <u>S. Samukawa</u>, and I. Yamashita, Effect of PEGylation on Controllably Spaced Adsorption of Ferritin Molecules, Langmuir, 29, 12737–12743, 2013.
- (4) M. Jo, Y. Kato, M. Arita, Y. Ono, A. Fujiwara, H. Inokawa, <u>Y. Takahashi</u>, and J. B. Choi, Effect of arrangement of input gates on logic switching characteristics of nanodot array device, IEICE Transactions on Electronics, E95-C, 865-870, 2012. Doi: 10.1587/transele.E95.C.865
- (5) Y. Takahashi, S. Ueno, and M. Arita, Multi-Functional Logic Gate by Means of Nanodot Array with Different Arrangements, Journal of Nanomaterials, 2013. http://dx.doi.org/ 10.1155/2013/702094
- (6) S. J. Kim, J. J. Lee, H. J. Kang, J. B. Choi, Y.-S. Yu, <u>Y. Takahash</u>i, and D. G. Hasko, One electron-based smallest flexible logic cell, Applied Physics Letters, 101, 183101-1-4, 2012. Doi: 10.1063/1.4761935
- (7) R. Tsukamoto, M. Igarashi, <u>S. Samukawa</u>, and I. Yamashita, Fast Two-Dimensional Ferritin Crystal Formation Realized by Mutant Ferritin and Poly(ethylene glycol) Modified SiO2 Substrate, Applied Physics Express, 5, 065201, 2012.
- (8) 薬師寺 翔,<u>古川 徹生</u>,高階化 SOM による形状表現マップ、知能と情報(日本知能情報ファジィ学会誌),24,648-659,2012.
- (9) S. Yakushiji, <u>T. Furukawa</u>, Shape space estimation by higher-rank of SOM, Neural Computing and Applications, 2012. doi:10.1007/s00521-012-1004-4
- (10)梁 海超,<u>森江 隆</u>,孫 意来,五十嵐 誠,<u>寒川 誠二</u>,ナノディスクアレイ構

造と CMOS 回路を結合したスパイキング ニューロンデバイス,電子情報通信学 会技術研究報告,NC2011-66,111,241, 125-129,2011.(査読無)

- (11)<u>森江隆</u>,石川聖二,【招待論文】知的 画像認識技術と脳型LSI実装,電子情報 通信学会誌,94,6,459-463,2011.(査 読無)
- (12) M. Igarashi, R. Tsukamoto, <u>C.-H. Huang</u>, I. Yamashita, and <u>S. Samukawa</u>, Direct Fabrication of Uniform and High Density Sub-10-nm Etching Mask Using Ferritin Molecules on Si and GaAs Surface for Actual Quantum-Dot Superlattice, Applied Physics Express, 4, 015202-1-015202-3, 2011.
- (13) M. Igarashi, <u>C.-H. Huang</u>, <u>T. Morie</u>, and <u>S. Samukawa</u>, Control of Electron Transport in Two-Dimensional Array of Si Nanodisks for Spiking Neuron Device, Appl. Phys. Express, 3, 085202, 2010.
- (14) M. Igarashi, <u>C.-H. Huang</u>, <u>T. Morie</u>, and <u>S. Samukawa</u>, Control of Activation Energy for Electron Transport in Two-Dimensional Array of Si Nanodisks, Ext. Abstracts of Int. Conf. on Solid State Devices and Materials (SSDM 2010), 934-935, 2010.
- 〔学会発表〕(計52件)
- (1) 李 昌勇,肥後昭男,Cedric Thomas, 田村洋典,吉川憲一,山下一郎,<u>寒川誠</u> 二, Polyethylene glycol (PEG)を塗布 した基板上のフェリチン2次元配列,第
 61 回 応用物理学会春季学術講演会,相 模原,2014/03/20.
- (2) <u>T. Morie</u>, H. Liang, Y. Sun, T. Tohara, M. Igarashi, and <u>S. Samukawa</u> (Invited), A Silicon Nanodisk Array Structure Realizing Synaptic Response of Spiking Neuron Models with Noise, The 19th Asia and South Pacific Design Automation Conference (ASP-DAC 2014), Singapore, 2014/01/21.
- (3) Y. Takahashi, H. Takenaka, T. Uchida, M. Arita, A. Fujiwara, and H. Inokawa (Invited), High-speed operation of Si single-electron transistor, 224th Electrochemical Society Meeting (ECS) ULSI Process Integration 8, San Francisco, 2013/10/27.
- (4) <u>S. Samukawa</u> (Invited), Novel Quantum Effect Devices Fabricated Using Fusion of Bio-template and Defect-Free Neutral Beam Etching), 2013 JSAP-MRS Joint Symposia, Kyotanabe, 2013/09/17.
- (5) 東原 敬,梁 海超,遠藤 和彦,五十嵐 誠,<u>寒川 誠二</u>,昌原明植,<u>森江 隆</u>, FinFET とナノディスクアレイ構造を結 合したニューロンデバイス,第 60 回応

用物理学会春季学術講演会,神奈川, 2013/03/29.

- (6) <u>S. Samukawa</u> (Invited), Novel Quantum Effect Devices realized by Fusion of Biotemplate and Defect Free Neutral Beam Etching, 2013 IEEE International NanoElectronics Conference, Singapore, 2013/01/04.
- (7)梁海超,孫意来,<u>森江隆</u>,五十嵐 誠,<u>寒川誠二</u>,ノイズを伴うスパイキ ングニューロンモデルを実現するナノ ディスクアレイ構造,第72回応用物理 学会学術講演会,山形,2011/09/01.

〔図書〕(計 1件) 高橋 庸夫,ナノシリコンの最新技術と応

- 用展開, 81-92, シーエムシー出版, 2010. 〔その他〕
- ホームページ等
- http://www.brain.kyutech.ac.jp/~morie/ 6.研究組織
- (1)研究代表者 森江 隆(MORIE TAKASHI) 九州工業大学・大学院生命体工学研究科・
 - 教授
- 研究者番号:20294530
- (2)研究分担者
 - 寒川 誠二(SAMUKAWA SEIJI)
 - 東北大学・流体科学研究所・教授 研究者番号: 30323108
 - 高橋 庸夫 (TAKAHASHI YASUO)
 - 北海道大学・情報科学研究科・教授
 - 研究者番号:90374610
 - 古川 徹生 (FURUKAWA TETSUO)
 - 九州工業大学・大学院生命体工学研究科・
 - 教授
- 研究者番号:50219101
- (3)連携研究者
 中田 一紀(NAKATA KAZUKI)
 九州工業大学・大学院生命体工学研究科・
 助教
 黄 啓賢
 東北大学・流体科学研究所・助教
- ・研究協力者 遠藤 和彦(ENDO KAZUHIKO) 産業技術総合研究所・主任研究員 五十嵐 誠(IGARASHI MAKOTO) 東北大学・流体科学研究所・大学院生 梁 海超(LIANG HAICHAO) 九州工業大学・大学院生命体工学研究科・
- 大学院生 孫 意来(SUN YIRAI)
- 九州工業大学・大学院生命体工学研究科・ 大学院生
- 東原 敬(TOHARA TAKASHI)
- 九州工業大学・大学院生命体工学研究科・ 大学院生