

科学研究費助成事業（科学研究費補助金）研究成果報告書

平成 25 年 6 月 7 日現在

機関番号：25403

研究種目：基盤研究（C）

研究期間：2010～2012

課題番号：22500050

研究課題名（和文） 再構成可能なデジタル波形信号合成器の開発とその設計自動化に関する研究

研究課題名（英文） Study on Development of Reconfigurable Direct Digital Synthesizer and Its Design Automation

研究代表者

永山 忍（NAGAYAMA SHINOBU）

広島市立大学・情報科学研究科・准教授

研究者番号：10405491

研究成果の概要（和文）：本研究では、再構成可能なデジタル波形信号合成器とその設計自動化ツールを開発した。デジタル波形信号合成器の主要部品である数学関数回路を新たに開発したことで、既存のデジタル波形信号合成器よりもコンパクトで、なおかつ、様々な波形信号をユーザがその場で回路上にすぐに構成できるようになった。また、そのような合成器を、与えられた設計仕様から、自動的に設計できる設計自動化ツールもあわせて開発した。

研究成果の概要（英文）：In this study, we developed a reconfigurable direct digital synthesizer (DDS) and its design automation tool. By developing a new type of numeric function generator that is a major component of DDS, we obtained the more compact DDS than existing DDSs. Since the developed DDS is reconfigurable, user can quickly realize various digital waveform signals using the DDS on site. We also developed a design automation tool that can design such a DDS automatically from a given design specification.

交付決定額

（金額単位：円）

	直接経費	間接経費	合計
2010年度	1,200,000	360,000	1,560,000
2011年度	900,000	270,000	1,170,000
2012年度	900,000	270,000	1,170,000
年度			
年度			
総計	3,000,000	900,000	3,900,000

研究分野：総合領域

科研費の分科・細目：情報学，計算機システム・ネットワーク

キーワード：リコンフィギャラブルシステム，設計自動化

1. 研究開始当初の背景

半導体技術の進歩に伴い、近年では、デジタルシステムが様々な分野に急速に普及しており、デジタル家電製品に代表されるように、今まではアナログで処理されていたものもデジタルで処理されるようになってきている。今や、システムのディジタ

ル化は必然的な流れになっており、デジタル化という言葉は、もはや専門用語ではなく、一般的な用語として社会に広く認知されるほどになっている。特に無線通信機器のデジタル化の進展は目覚しく、携帯電話に代表される無線通信機器は、次々と新機種が世に出され、その都度、新たなデ

デジタル技術とともに新機能が追加されている。

その一方で、競合他社との開発競争から、システムの開発期間は年々短くなっており、満足のいくシステムの開発が難しくなっている。さらに近年、社会問題にもなっている設計者不足(2007年問題や若年無業者の増加など)が、開発現場の設計者をさらに苦しめ、今後、日本の設計生産性が大きく低下することが懸念されている。そこで、本研究では、設計自動化という切り口から、この問題に取り組む。現在人手で行われているデジタル設計の一部を計算機で自動化することにより、設計者の負担を軽減し、懸念されている設計生産性の低下を抑制する。本研究では、そのデジタル設計の一部として、デジタル波形信号合成器の設計に着目する。

波形信号合成器は、様々な波形や周波数信号を生成するハードウェアで、音声合成、信号の変調や復調、信号の混合(ミキサー)、スペクトラム分析などで広く利用されており、その応用分野は、信号測定器から家電製品にまで及んでいる。特に近年、無線通信機器への応用が注目を集め、今では、波形信号合成器は無線通信機器における重要な構成要素の一つとなっている[2-4, 6-8]。かつての波形信号合成器は、アナログ回路で実現されていたが、デジタルシステムの普及に伴い、より高品質で複雑な信号を高速に生成することが求められるようになり、近年では、デジタル回路で実現されるデジタル波形信号合成器(DDS: Direct Digital Synthesizer や DDFS: Direct Digital Frequency Synthesizer)が主流になっている。

デジタル波形信号合成器の主要部品は、数学関数回路であり、合成器の性能やサイズは利用する数学関数回路によって大きく左右される。これまでに様々な数学関数回路(ROM[6, 8], CORDIC[4], 多項式補間・近似[2, 3, 7])を用いた合成器が提案されているが、いずれの合成器も周期波形信号の生成のみを対象にしているため、単純な数学関数回路を用いており、複雑な信号の生成には適していない。デジタルシステムの応用分野の広がりに伴い、今後は、単純な周期波形信号だけでなく、より複雑で多様な波形信号の生成が必要になると予想されるが、従来手法での対応は難しい。

そこで、本研究では、平成18~19年度若手研究(B)および平成20~21年度若手研究(B)で得られた数学関数回路に関する成果を利用し、複雑で多様な信号を高速に生成できるコンパクトかつ低消費電力なデジタル波形信号合成器、およびその設計自動化ツールを開発する。

参考文献:

- [1]. Direct digital synthesis, http://en.wikipedia.org/wiki/Direct_digital_synthesis
- [2]. A. Bellaouar, M. S. O'brecht, A. M. Fahim, and M. I. Elmasry, "Low-power direct digital frequency synthesis for wireless communications," IEEE Journal of Solid-State Circuits, Vol. 35, No. 3, pp. 385-390, Mar. 2000.
- [3]. D. D. Caro and A. G. M. Strollo, "High-performance direct digital frequency synthesizers using piecewise-polynomial approximation," IEEE Transactions on Circuits and Systems-I, vol. 52, No. 2, pp. 324-337, Feb. 2005.
- [4]. A. Madisetti, A. Y. Kwentus, and A. N. Wilson Jr., "A 100-MHz, 16-b, direct digital frequency synthesizer with a 100-dBc spurious-free dynamic range," IEEE Journal of Solid-State Circuits, Vol. 34, No. 8, pp. 1034-1043, Aug. 1999.
- [5]. S. Nagayama, T. Sasao, J. T. Butler, "Compact numerical function generators based on quadratic approximation: Architecture and synthesis method," IEICE Transactions on Fundamentals of Electronics, Vol. E89-A, No. 12, pp. 3510-3518, Dec. 2006.
- [6]. H. T. Nicholas III and H. Samueli, "A 150 MHz direct digital frequency synthesizer in 1.25- μ m CMOS with -90-dBc spurious performance," IEEE Journal of Solid-State Circuits, Vol. 26, No. 12, pp. 1959-1969, Dec. 1991.

- [7]. Y. Song and B. Kim, "Quadrature direct digital frequency synthesizers using interpolation-based angle rotation," IEEE Transactions on Very Large Scale Integration Systems, Vol. 12, No. 7, pp. 701-710, July 2004.
- [8]. A. Yamaguchi, M. Ishikawa, T. Tsukahara, and S. Date, "A 2-V, 2-GHz low-power direct digital frequency synthesizer chip-set for wireless communication," IEEE Journal of Solid-State Circuits, Vol. 33, No. 2, pp. 210-217, Feb. 1998.

2. 研究の目的

平成18年度～平成19年度 若手研究(B)および平成20年度～平成21年度 若手研究(B)の成果として得られた数学関数回路は、多様な数学関数を、既存のデジタル波形信号合成器で用いられている数学関数回路に比べ、わずかに数パーセントのメモリ量で実現できることがわかっている。そのため、私たちの数学関数回路を用いた合成器は、既存の合成器に比べ、よりコンパクトに(少ないメモリ量で)多様な信号を実現できることが予想される。本研究では、合成器全体としてみたときに、従来手法に比べ、どのぐらいコンパクトになるか? 数学関数回路がどの程度影響したのか? を明らかにするために、本数値計算回路を用いたデジタル波形信号合成器のプロトタイプを開発し、評価実験を行う。

合成器の開発を行う際、単に開発済みの数学関数回路を利用するだけでなく、合成器自体の構成についても新たに検討を行う。具体的には、生成する波形信号の周波数の微調整や波形信号自体の修正が、合成器を再設計せずに行えるよう、再構成可能な合成器について検討する。FPGAのような汎用の再構成可能ハードウェアでは、性能や電力で問題が生じる場合があるため、本研究では、再構成可能な部分を最小限にしたハードウェアを提案し、そのようなハードウェア(ASRH: Application-Specific Reconfigurable Hardware)と名づけ公表する予定である。

また、本研究では、提案するデジタル

波形信号合成器の設計自動化ツールも開発する。このツールでは、合成器で生成される波形信号のノイズを解析し、そのノイズが許容範囲であることを保証する必要がある。このために、本研究では、ノイズを数学的に解析し、数値計画法などを用いて最適な合成器の構成を自動的に求めるツールを開発する。

以上の研究で、新しいデジタル波形信号合成器およびその設計自動化ツールの開発を行うことにより、合成器の新たな応用分野の発見や無線通信機器における新機能への発展などに貢献することが最終的な目的である。

3. 研究の方法

再構成可能なデジタル波形信号合成器とその設計自動化ツールを開発するために、3年間の研究金を通じて、主に以下の研究を行った。

- (1) **新しい数学関数回路を用いた合成器の開発および評価実験**: デジタル波形信号合成器の性能やサイズは利用する数学関数回路によって大きく左右されるので、数学関数回路の影響を明確にするために、本研究では、まず、既存の合成器の構成を変更せずに数学関数回路部分のみを新型の数学関数回路に変更し、評価実験を行う。様々な波形信号に対し、実現に必要なメモリ量などを比較し、数学関数回路の変更が合成器全体のメモリ量を何パーセント削減できるかを明らかにする。
- (2) **再構成可能な合成器の考案およびプロトタイプ開発**: 上記の実験結果を参考に、多様な波形信号を単一のハードウェアで実現できる再構成可能な合成器を考案する。一般に、再構成可能にすることで、合成器の汎用性は高まるが、性能の低下や消費電力の増加が考えられる。そこで、様々な合成器の構成で評価実験を行い、そのトレードオフを考慮して、再構成可能な部分を最小限にした合成器のプロトタイプを開発する。
- (3) **ノイズ信号の数学的な解析**: 設計仕様で要求された高品質なデジタル波形信号を生成するために、合成器で生じるノイズ信号の大きさを数学的に解析し、その上限(最悪値)を導出する。以前に行った数学関数回路の研究でも誤差の数学的な解析を行ったが、それはULP(Unit in the Last Place)という評価尺度に対する解析であった。ノイズの解析では、SFDR(Spurious Free Dynamic Range)という評価尺度が用いられるため、別の解析法が必要になる。
- (4) **数値計画法などを用いた設計最適化ツ**

ールの開発：解析によって得られたノイズ信号の上限が、設計仕様で与えられた許容範囲内になることを制約条件、そして合成器の性能や面積を目的関数として、数理計画法などにより最適な合成器の構成を見つける設計最適化ツールを開発する。この開発には、数学関数回路の設計自動化ツールの開発で得られた知識や最新の高位合成技術などを最大限に活用する。

- (5) **多次元波形信号への拡張**：複数の入力信号を合成する多次元波形信号の生成は、一般に非常に困難であるため、二つの入力信号を合成する二次元波形信号の生成に対象と絞って研究を行う。その後、二次元波形信号合成器の開発で確立した設計理論を任意の次元が扱えるように拡張し、多次元における基礎理論と設計の複雑さを明らかにする。
- (6) **デジタル波形信号合成器の応用分野の新規開拓**：ハイブリッドカーや電気自動車に代表されるように、無線通信機器や家電製品だけでなく、自動車産業にもデジタル化の変革は訪れており、様々な部品が機械制御から電子制御へと変化している。そのため、デジタル波形信号の生成も必要となっており、特にエンジン制御などの複雑な処理が要求される部分では、多次元波形信号の高速な生成が強く求められている。そこで、研究で得られた成果をもとに、無線通信機器や家電製品だけでなく、自動車産業への応用を目指す。

4. 研究成果

3年間の研究期間を通じて行った研究の成果は以下の通り。

- (1) **新しい数学関数回路を用いた合成器の開発および評価実験**：再構成可能な波形信号合成器を開発するために、波形信号合成器に適した再構成可能な数学関数回路の設計から研究に着手した。これまでに開発された波形信号合成器に用いられている数学関数回路の多くは、三角関数だけを対象に設計されており、複雑な波形信号を生成するには、複数の数学関数回路を組み合わせ(波形を合成して)所望の波形を生成する必要があった。しかし、本研究で設計した数学関数回路は、新たに提案した区分的多値決定グラフや区分的算術変換を設計に用いることで、複雑な波形信号でも直接実現することができるため、波形信号合成器に適した回路となっている。評価実験により、区分的算術変換を用いた提案回路は、既存の再構成可能な回路に比べ、わずか数パーセント

のメモリサイズで算術係数を記憶でき、多様な波形信号を生成できることが確認でき、これらの成果を国内研究会および国際会議で発表した。また、本数学関数回路を用いた場合、後に述べるようにフェーズ切替器や信号変換器などの部品を全て削除することができるため、数学関数回路のメモリ量削減が、直接合成器全体のメモリ量削減につながるということがわかった。

- (2) **再構成可能な合成器の考案およびプロトタイプ開発**：既存の波形信号合成器では、三角関数回路が使われていたため、多様な波形信号を生成するためには、フェーズ切替器や信号変換器などの様々な構成要素が必要となり、これらを全て再構成可能にすると回路面積や速度の観点から、非常に効率が悪かった。しかし、本研究で提案した新しい数学関数回路を用いることで、無駄な構成要素を削減でき、必要最小限の部分を再構成可能にすることができた。これにより、効率的な再構成可能波形信号合成器の開発に成功した。
- (3) **ノイズ信号の数学的な解析**：数学関数回路の設計では、多くの場合、最大絶対誤差を用いて誤差解析が行われるが、波形信号合成器では、最大絶対誤差だけでなく平均二乗誤差やSFDR (Spurious Free Dynamic Range)などの様々な誤差尺度が用いられるため、用いた尺度に応じたノイズ信号の解析が必要になる。そこで、本研究では、まず評価尺度ごとの性質を調べ、尺度ごとに、合成器内で生じる誤差とノイズ信号の大きさとの関係を表す式を導出した。導出した式からノイズ信号の最大値(最悪値)も、最大絶対誤差同様、合成器内で生じる誤差の積算により算出でき、逆に、与えられた最悪値以下にするためには、合成器内の各誤差をいくつに抑えればいかがわかるようになった。また、本研究で得られた解析のアイデアを他の研究プロジェクトに応用することができ、その結果、新たに考案した解析法で特許の出願に至った。
- (4) **数理計画法などを用いた設計最適化ツールの開発**：(3)の成果として得られた式を用いて、設計仕様として与えられた許容範囲内で、最も高性能な波形信号合成器の構成を見つける設計最適化ツールを開発した。波形信号合成器の設計では、用いた誤差尺度により、最適解な構成が異なるため、(3)の研究で求めた尺度ごとの式を用いて最適化するアルゴリズムを考案した。メモリ量の最小化に関する計算機実験の結果、

提案したアルゴリズムは、従来の最大絶対誤差のみを対象にした手法に比べ、最大で約38%のメモリ量が削減可能であることを確認した。

- (5) **多次元波形信号への拡張**: 複数の入力信号を合成した多次元波形信号の生成は、一般に非常に困難であるため、本研究では、二つの入力信号を合成する二次元波形信号の生成を対象を絞って研究を行った。その結果、バイリニア補間を用いた区分多項式近似による二変数数学関数回路の設計法をデジタル波形信号合成器の設計にも応用できることがわかり、高速かつコンパクトな二次元波形信号合成器の設計に成功した。実験により、一般的なソフトウェアによる実装に比べ、本合成器では数百倍の速度で二次元波形信号が生成できることを明らかにした。また、考案した設計手法はバイリニア補間を多変数に拡張したマルチリニア補間を用いることにより、理論的には多次元デジタル波形信号合成器の設計に応用できることも明らかにした。
- (6) **デジタル波形信号合成器の応用分野の新規開拓**: (5)の研究成果により、より多様なデジタル信号を高速に生成できるようになったため、新たな応用分野を開拓でき、今までの無線通信機器や家電製品への応用だけでなく、自動車産業への応用の可能性も見出すことができた。その結果、地元大手自動車メーカーへの技術提供および共同研究を開始することができた。また、これまでに得られた研究成果（ノイズの解析法など）を他の研究プロジェクト（システムの解析・診断）にも応用することができ、システムの診断手法で特許の出願をすることができた。

以上の研究成果と取り組みが国内学会から高く評価され、本研究の元となる数学関数回路に関する論文が平成22年度の情報処理学会 優秀論文賞に選ばれた。このことから本研究は、当該分野における最先端といえ、国内外において大きなインパクトを与えた研究であると確信している。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文] (計 5 件)

1. Shinobu Nagayama, Tsutomu Sasao, Jon Butler, "Analysis of multi-state systems with multi-state components using EVMDs," *Proc. of IEEE International Symposium on*

Multiple-Valued Logic, Vol.42, pp.122-127, May 2012 (査読有り).
DOI: 10.1109/ISMVL.2012.73

2. Satoru Nakano, Yoichi Wakaba, Shinobu Nagayama, Shin'ichi Wakabayashi, "A design method for programmable two-variable discrete function generators using spline and bilinear interpolations," *Proc. of EUROMICRO Conference on Digital System Design*, Vol.14, pp.701-707, Sept. 2011 (査読有り).
DOI: 10.1109/DSD.2011.94
3. Shinobu Nagayama, Tsutomu Sasao, Jon Butler, "Numeric function generators using piecewise arithmetic expressions," *Proc. of IEEE International Symposium on Multiple-Valued Logic*, Vol.41, pp.16-21, May 2011 (査読有り).
DOI: 10.1109/ISMVL.2011.32
4. Shinobu Nagayama, Tsutomu Sasao, Jon Butler, "A systematic design method for two-variable numeric function generators using multiple-valued decision diagrams," *IEICE Transactions on Information and Systems*, Vol.E93-D, No.8, pp.2059-2067, Aug. 2010 (査読有り).
DOI: 10.1587/transinf.E93.D.2059
5. Shinobu Nagayama, Tsutomu Sasao, Jon Butler, "Floating-point numeric function generators based on piecewise-split EVMDs," *Proc. of IEEE International Symposium on Multiple-Valued Logic*, Vol.40, pp.223-228, May 2010 (査読有り).
DOI: 10.1109/ISMVL.2010.49

[学会発表] (計 10 件)

1. 発表者: 永山忍, 発表標題: EVMDDを用いた多状態システムの診断法, 学会名: 第26回多値論理とその応用研究会, 発表年月日: 2013年1月13日, 発表場所: 東京
2. 発表者: 永山忍, 発表標題: グラフ表現による耐故障システムの効率的な解析法, 学会名: イノベーションジャパン2012, 発表年月日: 2012年9月28日, 発表場所: 東京
3. 発表者: 永山忍, 発表標題: EVMDDに基づく多状態システムの解析法, 学会名: 第35回多値論理フォーラム, 発表年月日: 2012年9月16日, 発表場所: 富山
4. 発表者: 永山忍, 発表標題: What are going to be the key MVL innovations

over the next 10 years? (パネル討論での招待講演), 学会名: IEEE International Symposium on Multiple-Valued Logic, 発表年月日: 2012年5月14日, 発表場所: カナダ, Victoria

5. 発表者: 永山忍, 発表タイトル: Analysis of multi-state systems with multi-state components using EVMDDs, 学会名: IEEE International Symposium on Multiple-Valued Logic, 発表年月日: 2012年5月14日, 発表場所: カナダ, Victoria
6. 発表者: 永山忍, 発表タイトル: A design method for programmable two-variable discrete function generators using spline and bilinear interpolations, 学会名: EUROMICRO Conference on Digital System Design, 発表年月日: 2011年9月2日, 発表場所: フィンランド, Oulu
7. 発表者: 永山忍, 発表タイトル: Numeric function generators using piecewise arithmetic expressions, 学会名: IEEE International Symposium on Multiple-Valued Logic, 発表年月日: 2011年5月23日, 発表場所: フィンランド, Tuusula
8. 発表者: 永山忍, 発表タイトル: 区分的算術変換に基づく初等関数回路, 学会名: 第24回多値論理とその応用研究会, 発表年月日: 2011年1月9日, 発表場所: 仙台
9. 発表者: 永山忍, 発表タイトル: 区分的多値決定グラフを用いた浮動小数点数学関数回路, 学会名: 第33回多値論理フォーラム, 発表年月日: 2010年9月11日, 発表場所: 広島
10. 発表者: 永山忍, 発表タイトル: Floating-point numeric function generators based on piecewise-split EVMDDs, 学会名: IEEE International Symposium on Multiple-Valued Logic, 発表年月日: 2010年5月27日, 発表場所: スペイン, バルセロナ

[図書] (計 1 件)

著者名: 永山忍
出版社: 一般社団法人 情報処理学会
署名: 2010年度論文賞の受賞論文紹介: 柔軟な専用回路の開発を目指して
発行年: 2011年
総ページ数: 1 ページ(pp. 13-13)

[産業財産権]

○出願状況 (計 2 件)

1.

名称: 多状態システムの診断方法および診断装置

発明者: 永山忍

権利者: 永山忍

種類: 特許

番号: 2012-250017

出願年月日: 2012年11月14日

国内外の別: 国内

2.

名称: 多状態システムの解析方法および解析装置

発明者: 永山忍

権利者: 永山忍

種類: 特許

番号: 2012-25041

出願年月日: 2012年2月8日

国内外の別: 国内

[その他]

ホームページ等

広島市立大学教員プロフィール (永山忍)

<http://rshpub.office.hiroshima-cu.ac.jp/Profiles/8/0000731/profile.html>

6. 研究組織

(1) 研究代表者

永山 忍 (NAGAYAMA SHINOBU)

広島市立大学・情報科学研究科・准教授

研究者番号: 10405491

(2) 研究分担者

()

研究者番号:

(3) 連携研究者

()

研究者番号: