科学研究費助成事業 研究成果報告書



平成 29 年 6 月 20 日現在

機関番号: 12601

研究種目: 基盤研究(B)(一般)

研究期間: 2011~2015

課題番号: 23300014

研究課題名(和文)高速相互通信機能を持つ並列アクセラレータによる大規模離散探索問題高速化の研究

研究課題名 (英文) Speeding up Large-Scale Combinatorial Search by Parallel Accelerator with Fast Mutual Communication Function

研究代表者

稲葉 真理 (Mary, Inaba)

東京大学・大学院情報理工学系研究科・准教授

研究者番号:60282711

交付決定額(研究期間全体):(直接経費) 13,700,000円

研究成果の概要(和文):アクセラレータの適用範囲を大規模離散最適化問題に拡げ、効率よく最適解の分散探索を行うシステムの構築を目的とする。相互通信機能を持つ プログラマブルなハードウェア・アクセラレータとホスト・サーバを組み合わせ、アクセラレータとネットワークが融合したシステムを構築し、その上に、煩雑な通信制御を隠蔽するための、アプリケーション層とアクセラレータ層をつなぐソフトウェア層を構築し、大規模離散最適化問題を統一的に扱うフレームワークの提案・実装を行う。このFPGAベースのハードウェア・アクセラレータにより、応用範囲を実際に拡大し、制約充足問題からセレンディピティの計画的創出までの種々の課題解決を実現した。

研究成果の概要(英文): This research aims at enlarging the application fields of parallel accelerators to large-scale combinatorial optimization by efficiently searching optimal solutions in a distributed manner. For this purpose, we propose and implement a unified system which equips the mutual communication function, combining programmable hardware accelerators and host servers, and software layer bridging application layer and accelerator with hiding complicataed communication control. Using this system, we expand applications from the constraint satisfaction problem, CSP, to planned serendipity.

研究分野: 計算機システム・ネットワーク

キーワード: リコンフィギャラブルシステム 離散最適化 ハートウェアアルゴリズム

1.研究開始当初の背景

近年、汎用プロセッサの高機能化・複雑化が進む一方で、低消費電力かつ高効率な計算への要望が高まってきており、その一つの解としてアクセラレータが脚光をあびている。これは、アドレス変換やデバイス制御のように、必要ではあるが多くの資源を使い利用率が低い演算部分と、単純繰り返し演算部分の分離を行い、前者は汎用プロセッサに、後者はアクセラレータに担当させるものである。たとえば、研究開始当初で既に GPGPU は世界的に科学技術計算に広く使われていた。

FPGA (Field Programmable Gate Array) は内部論理回路を再定義することができる集積回路であり、ASIC と比較して動作クロックは遅いが開発コストが小さく、必要に応じて変更が可能という特性を持つ。この特性により、ビット長の大きなビット演算や複雑なビット演算を 1 サイクルで実行できる。FPGA を用いたハードウェア・アクセラレータは暗号・複合化、タンパク質のシーケンシングの計算等で成果をあげている。しかしながら、プログラミングの難しさと、バンド幅ボトルネック問題のため、用途は限定されていた。

本研究グループの既存の研究成果を踏まえ、ネットワーク機能を強化した FPGA ベースのハードウェア・アクセラレータにより、応用範囲を実際に拡大しつつ、上記課題を解決することが期待できる状況であった。

2.研究の目的

本研究は、近年数値計算の分野で威力を発 揮しているアクセラレータの適用範囲を大 規模離散最適化問題に拡げ、効率よく最適解 の分散探索を行うシステムの構築を目的と する。具体的には、相互通信機能を持つ プ ログラマブルなハードウェア・アクセラレー タとホスト・サーバを組み合わせ、アクセラ レータとネットワークが融合したシステム を構築し、その上に、煩雑な通信制御を隠蔽 するための、アプリケーション層とアクセラ レータ層をつなぐソフトウェア層を構築し、 大規模離散最適化問題を統一的に扱うフレ ームワークの提案・実装を行う。これにより、 (1)相互通信による通信ボトルネック問題の 解決および、(2)探索時の情報共有問題の解決 を図る。またこの上で、実際に制約充足問題 用分散ソルバの実装を行うことでその有用 性を実証する。

3.研究の方法

本研究の目的である、ハードウェア・アクセラレータを利用した大規模離散最適化問題の並列探索手法を確立するためには、メモ

4.研究成果

本研究の開始当初においては、まず単純なシングルボードシステムを対象とし、通信プリミティブの実装・実験のためのシステムの基本設計とそのために必要なシミュレーションによる解析を行った。その上で、応用分野である制約充足問題において分散ソルバそのものの効率化も実現することを目指して、計算機実験によるプロトタイピングに取り組んだ。

次の年度においては、計算環境をさらに強 化し、本格的な分散並列システムの構築を行 うと同時に、以下のように役割分担する形で 研究を進めた。連携研究者の今井を中心とす る離散最適化グループは、通信モデルの定式 化と最適化の研究を進め、並行して探索アル ゴリズムとアプリケーションの開発を行っ た。このためのハードウェア構成について、 初年度の成果を活かしたシステム構築をさ らに詳細な点から実施した。一方、研究代表 者の稲葉が牽引するファームウェア開発グ ループは、限定的な条件をはずしたより一般 的な制御方式の実装に取り組んだ。初年度の 「通信とメモリ制御機構の分離」を基に、デ ータキャッシュプリフェッチに関する整理 も行い、メモリ周りの最適化を行い、並行し て通信モデルの定式化にも取り組んだ。FPGA による実装についても検討を進めた。

3,4 年度目には、それまでの成果を基に、 分散並列システムの構築に取り組んだ。ネットワーク計算環境を高次化し、ホスト間通信 およびスイッチを介したボード間通信の実現検討を通して整備を行った上で、引き続き 2 グループが共同して研究実施にあたった。 離散最適化グループは、継続して通信モデルの定式化と最適化の研究と探索アルゴにあるいとアプリケーションの開発に取組んだのアンファームウェア開発グループは、研究計画が表していた「1対1通信」あるいは「上書きされないデータ」といった限定的な条件をはずし、より一般的な制御方式の実表を利用った。通信については、4階層すべてを利用 し、冗長性のある下位層の上に、broadcast, all-to-all, そして map and reduce を導入 することを検討した。並行して、通信モデルの定式化、さらには最適化グループと協力してフレームワークのインターフェース検討も行った。

研究期間後半にさしかかり、これまでの並 列化の実験結果をふまえて、いよいよ分散並 列システムの構築にも本格的に取組み始め た。通信モデルの定式化と最適化の研究、そ して探索アルゴリズムとアプリケーション の開発も継続した。加えて、ファームウェア 開発グループが研究代表者のリーダシップ のもと、一般的な制御方式の実装に取り組む 中で、消費電力問題に関する課題解決を行っ た。実時間での消費電流の計測を行う機能を 援用して、全体としての低消費電力化を達成 する FPGA アクセラレータの開発を推進した。 このような研究進展に伴い、具体的問題解決 を着実に行いながら高速相互通信機能を有 する並列アクセラレータに関する研究が大 きく前進し、最終年度を見据えて大規模離散 探索問題高速化の研究との融合を図ってい く準備を整えることができた。この段階に至 り、最適化グループとの研究協力体制をより 強化して、全体のフレームワークについても あらためて入念に検討を行った。

研究最終年度においては、研究代表者の稲 葉がこれまでの研究成果全体を総括し、連携 研究者・研究協力者も各自の担当分野につい て得られた成果を精査し、互いに連携しなが らより広い分野への展開を行った。これによ って新たな展開として、セレンディピティと いう予想外のものを偶然に発見するに至っ た。これを、高速並列処理を用いてより必然 的に同様の発見をできるようになることを 目指し、並列処理の並列度をアクセラレータ により未だかつてないレベルにまで高める という取組みを行った。これによって、 all-IP-ethernet のネットワークを通じて集 められる大規模データの処理を可能にする ことを実現した。その応用分野として生命科 学分野における多数の画像処理をターゲッ トに、ビッグデータを用いて正しく現実的時 間内での発見を実現した。従来からの制約充 足問題の核となる論理充足問題 SAT に対する 種々のアルゴリズムの研究も行い、将来のア クセラレータ適用における基礎を与えるこ とにも成功した。ベイジアンネットワークを 対象とした機械学習分野への展開も行い、ネ ットワークの耐故障性に関する解析におい ても成果を上げている。

研究期間全体を通して、研究推進と並行して国内外多数の関連分野の学会に積極的に参加して、研究成果を周知するとともに、同分野および周辺分野の最新研究動向についても情報収集を欠かさず、客観的視点を持ちながら研究計画を進めてきた。

こうした周知活動の結果として、研究期間 中に雑誌論文については計 22 件、学会発表 については計 32 件の成果をあげることができた。これらの成果から本研究で開発した並列アクセラレータの設計に関する詳細、それが幅広い応用へと展開・適用されていることが確認できる。具体的には、高速象にしていた充足可能性判定 SAT・制約充成していた充足可能性判定 SAT・制約充成イラシに対する並列ソルバーに関するができたの知識発見への適用を模索するからはよるであるとができた。並行して、離散構造に関する種々の基礎的研究の成果も得ている。

このように本研究では FPGA アクセラレータを活用するための諸課題を解決して、実際のシステム構築を通して現実社会の問題へ幅広く展開するという目標を達成することができた。

5 . 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

[雑誌論文](計 22件)

- (1) Moon Seongsoo and <u>Mary Inaba</u>, Dynamic Strategy to Diversify Search using History Map in Parallel Solving, Proceedings of the Learning and Intelligent Optimization Conference (LION10), pp.260-266, 2016, 查読有
- (2) Kei Hiraki, <u>Mary Inaba</u>, Hiroshi Tezuka, Hisanobu Tomari, Kenichi Koizumi, and Shuya Kondo, All-IP-Ethernet architecture for real-time sensor-fusion processing, Proceedings of the High-Speed Biomedical Imaging and Spectroscopy: Toward Big Data Instrumentation and Management Conference, Article No.97200, 6pp., 2016, 查読有
- (3) Kaneharu Nishino and Mary Inaba, Feature Extraction Based on Generating Bayesian Network, Lecture Notes in Computer Science, Vol.9492, pp.255-262, 2015, 查読有
- (4) Kenichi Koizumi, <u>Mary Inaba</u>, and Kei Hiraki, Efficient Implementation of Continuous Skyline Computation on a Multi-Core Processor, Proceedings of 2015 ACM/IEEE International Conference on Formal Methods and Models for Codesign (MEMOCODE), pp.52-55, 2015, 查読有
- (5) Jean-Francois Baffier, Vorapong Suppakitpaisarn, Hidefumi Hiraishi, and

Hiroshi Imai, Parametric Multiroute Flow and Its Application to Robust Network with k Edge Failures, Lecture Notes in Computer Science, Vol.8596, pp.26-37, 2014, 查読有

- (6) Tomohiro Sonobe, Shuya Kondoh and Mary Inaba, Community Branching for Parallel Portfolio SAT Solvers, Proceedings of the International Conferences on Theory and Applications of Satisfiability Testing (SAT 2014), pp.188-196, 2014, 查読有
- (7) Tomohiro Sonobe and <u>Mary Inaba</u>, Portfolio with Block Branching for Parallel SAT Solvers, Lecture Notes in Computer Science, Vol.7997, pp.247-252, 2013, 查読 有
- (8) Yasuo Ishii, <u>Mary Inaba</u>, and Kei Hiraki, Unified Memory Optimizing Architecture: Memory Subsystem Control with a Unified Predictor, Proceeding of the 26th ACM International Conference on Supercomputing, pp.267-278, 2012, 查読有
- (9) Junichiro Makino, Hiroshi Daisaka, Toshiyuki Fukushige, Yutaka Sugawara, Mary Inaba, and Kei Hiraki, The Performance of GRAPE-DR for Dense Matrix Operations, Procedia Computer Science, Vol.4, pp.888-897, 2011, 查読有

[学会発表](計 32件)

- (1) Kenichi Koizumi, Kei Hiraki, and Mary Inaba, Fast Recovery for SACK-Disabled TCP on Long-distance Fat-pipe Networks, 14th USENIX Symposium on Networked Systems Design and Implementation (NSDI'17), 2017 年 3 月 27 日, ボストン (アメリカ合衆国)
- (2) Moon Seongsoo and <u>Mary Inaba</u>, Approximate History Map for Massively Parallel Environment, Pragmatics of SAT 2016 (POS), 2016 年 7 月 4 日, ボルドー (フランス)
- (3) Takeshi Fukunaga, Hiroshi Tezuka, Junji Tamatsukuri, Goki Honjo, Junichiro Shitami, Kenichi Koizumi, <u>Mary Inaba</u>, Kei Hiraki, Fully Secure 6Gbps File Transfer for Personal Genome Data Application, The TNC16 Networking Conference, 2016年6月12日, プラハ(チェコ)
- (4) Moon Seongsoo, Mary Inaba, Dynamic

Strategy to diversify search using history map in parallel solving, Learning and Intelligent OptimizatioN Conference (LION10), 2016年5月29日, ナポリ(イタリア)

- (5) Kaneharu Nishino and Mary Inaba, Bayesian AutoEncoder: Generation of Bayesian Networks with Hidden Nodes for Features, Thirtieth AAAI Conference on Artificial Intelligence (AAAI-16), 2016 年 2 月 12 日, アリゾナ(アメリカ合衆国)
- (6) Yoichiro Iida, Seongsoo Moon, Hiroshi Tezuka, <u>Mary Inaba</u>, Proposal and Application of Search Similarity Index for SAT solver, The Pragmatics of SAT 2015 (PoS 2015), 2015 年 9 月 23 日, テキサス(アメリカ合衆国)
- (7) Tomohiro Sonobe and <u>Mary Inaba</u>, Division and Alternation of Decision Variables, Pragmatics of SAT 2012, 2012 年 6月12日、トレント(イタリア)

[図書](計 件)なし

〔産業財産権〕

出願状況(計 件)なし

取得状況(計 件)なし

〔その他〕 ホームページ等

- 6. 研究組織
- (1)研究代表者

稲葉 真理 (Mary, Inaba) 東古大学・大学院標報理工学系研究

東京大学・大学院情報理工学系研究科・准教 授

研究者番号:60282711

- (2)研究分担者 なし
- (3)連携研究者

今井 浩 (Hiroshi, Imai)

東京大学・大学院情報理工学系研究科・教授

研究者番号: 80183010

長井 歩 (Ayumu, Nagai) 群馬大学・工学部情報工学科・助教

研究者番号:70375567

(4)研究協力者

なし