科学研究費助成事業

研究成果報告書



平成 26 年 5月 21 日現在

機関番号: 1 1 3 0 1
研究種目: 基盤研究(B)
研究期間: 2011 ~ 2013
課題番号: 2 3 3 6 0 1 4 4
研究課題名(和文)領域選択プロセスによる高性能薄膜トランジスタを用いたグリーンLSI技術
研究課題名(英文)Green LSI Technology Using High-Performance TFT Fabricated by Area-Selective Process ing
研究代表者
小谷 光司 (Kotani, Koji)
東北大学・工学(系)研究科(研究院)・准教授
研究者番号:20250699
交付決定額(研究期間全体):(直接経費) 13,300,000 円、(間接経費) 3,990,000 円

研究成果の概要(和文):連続発振レーザラテラル結晶化とTFT特性について研究を進め,Tri-gate型TFTによる一軸性 歪みの導入と素子間ばらつき低減を行った。さらにダブルラインビーム連続発振レーザラテラル結晶化を提案し,これ によるシリコン薄膜の3軸結晶制御を行い,TFT試作を行った。 TFTによるグリーンLSI要素回路の一例として,太陽電池アシスト機能による高周波整流回路を,バルクデバイスにより 試作・評価した。透明誘電体基板を用いるTFTプロセスが,太陽電池複合集積化において,素子分離容易性・光透過性 の面で相乗効果が期待できることが明らかになった。

研究成果の概要(英文): Poly-Si thin films with large crystal grains were formed by continuous-wave lase r lateral crystallization with Gaussian laser spot. Strain effects on electron mobility were investigated with tri-gate poly-Si TFTs. Highly bi-axially oriented poly-Si thin films with very long grains were succe ssfully formed by double-line beam continuous wave laser crystallization. High performance TFTs with this well-crystal oriented poly-Si thin films were also fabricated. As one example of principal elemental circuit of "Green LSI" with advanced TFT technology, a photovoltai

As one example of principal elemental circuit of "Green LSI" with advanced TFT technology, a photovoltai c (PV)-assisted high-frequency rectifier has been fabricated with bulk CMOS technology and its performance has been evaluated. It has been found that the TFT technology, which uses a transparent dielectric substrate, has superiority in hybrid integration of PV technology.

研究分野:工学

科研費の分科・細目: 電気電子工学・電子デバイス・電子機器

キーワード: 薄膜トランジスタ 半導体プロセス レーザーアニール センサーネットワーク

1. 研究開始当初の背景

あらゆる場所に集積回路(LSI)が埋め込 まれ、人はそれと意識せずに数十個から数百 個の電子機器に囲まれて高度なエレクトロ ニクス技術の恩恵を受けることが可能なユ ビキタス情報化社会の到来が間近である。代 表的なアプリケーションとしてのユビキタ スセンサーネットワーク技術においては,柔 軟な運用を可能にするため、各センサーネッ トワークノードを構成する集積回路は、無線 インターフェイスを備えると共に、処理回路 は低消費電力で動作し,動作に必要なエネル ギーを熱や振動,光,電磁波などの環境から 獲得して「自立」的に動作するための高効率 電源回路を搭載する必要がある。さらに、全 体として低コストであることは必須の要件 となる。このようなシステムでは、高効率か つ高度な処理を実現するために高性能トラ ンジスタが必須であると共に, センサーデバ イスなど、必然的に大面積を必要とする構成 要素を一体集積化する必要がある。

シリコン単結晶基板を用いる従来のバル ク集積回路技術においては、素子の微細化に よりデバイス単体の動作性能向上とLSIの集 積度向上を実現してきた。しかし、集積回路 製造の特性上、素子1個あたりのコストは微 細化により低減するが、微細化プロセス技術 の高度化に応じて単位面積あたりのコスト は急激に増大している。前述の様に実現にあ る程度の面積が必要なセンサーデバイス、高 周波受動素子、太陽電池、それらを集積化し たアナログ回路は、高性能なデバイス以外の 部分で大面積を使用しなければならず、高コ ストとなってしまう。

一方,ディスプレイやタッチセンサー等の 人間とのインターフェイスなど必然的に大 面積を必要とするアプリケーションにおい ては,近年製造コストの低い有機トランジス タ技術が注目されている。しかし,現在の有 機トランジスタは,性能が極めて不十分で, 高度な信号処理回路は実現できない。さらに, 面積あたりの製造コストは低いものの,素子 を微細化できないため素子1個あたりのコス トは先端 CMOS 集積回路技術に比べて圧倒 的に高く,信頼性の問題も解決できていない ため,高機能な集積回路は現状では実現でき ない。

2. 研究の目的

本研究は、申請者が有する高性能ポリシリ コン薄膜トランジスタ(TFT)技術をベース に、申請者が提案する「領域選択プロセッシ ング」の概念を適用し、現状のバルク CMOS 集積回路における問題点である面積コスト 増大と基板材料による損失を同時に克服す る、低コスト・低消費電力・高性能ポリシリ コン TFT 集積回路技術「グリーン LSI」技 術を確立することを目的とする。

現在の TFT 技術が、大画面平板ディスプレイ等で実用化されているように、ガラス等

の誘電体基板上に TFT を集積化する技術が 必然的に備える性質である低材料コストお よび熱負荷低減により製造コストの低減が 可能である。さらに、「領域選択プロセッシ ング」の概念を適用することにより、大面積 であっても圧倒的な低コスト化を両立させ る。「領域選択プロセッシング」技術とは、 必要な場所に必要なだけの半導体材料やエ ネルギーを供給して成膜やアニール処理等 の加工を行うものであり、比較的大面積とな る TFT 集積回路においても必要に応じて十 分に高性能なデバイスを実装しつつ全体と しては低コストで製造することが可能とな る。さらに、ガラスあるいはプラスチック等 の誘電体基板を用いることにより、原理的に 基板電流による損失を無くすことが可能で ある。また, TFT デバイスが本質的に備える, 絶縁基板上にデバイスが構成されることに よる低寄生容量 SOI 動作特性により原理的 にも動作速度の向上と低消費電力化が望め るため、本技術をさらに先鋭化することによ り,無線インターフェイスとして適した VHF ~マイクロ波帯以上での高周波動作と高効 率低消費電力ベースバンド信号処理回路動 作を実現する。

さらに、大面積低コスト高性能ポリシリコ ン TFT 技術をベースに、ユビキタス情報化 社会におけるグリーン LSI の一例として、誘 電体基板上にセンサーデバイス、無線インタ ーフェイス回路、信号処理回路、電源回路等 を高効率に集積化し、動作に必要なエネルギ ーを熱や振動、光、電磁波などの環境から獲 得して自立的に動作するスマートセンサー ネットワーク用 LSI の基本要素回路技術を確 立する。

3.研究の方法

本研究では、TFT 技術の可能性を追求する ことを目的として、グリーンLSI 実現のため の基盤となる技術を確立する。具体的には以 下の研究を実施する。すなわち、(1) 高性能 TFT デバイスの研究、(2) 高性能 TFT デバイ ス製造プロセスの研究、(3) TFT によるグリ ーンLSI 向け要素回路の研究、(4) まとめと 課題整理である。

高性能 TFT デバイスの研究

製造コストを抑えつつ、動作性能を向上す ることを主眼に、最適なTFTデバイス構造を 確立する。本研究で推進するのは、低消費電 力高速動作を担うためのTFTデバイス技術で あり、従来の平板ディスプレイ応用等とは要 求仕様が異なる。そのため、動作物理を詳細 に解明・体系化し、TFTデバイスそのものの 最適構造を明らかにし、デバイス設計に活用 する。さらに、自己整合ソース・ドレイン形 成技術によるTFTを試作評価し、高周波特性、 低消費電力性に優れたTFTを実現する。

(2) 高性能 TFT デバイス製造プロセスの研究

高性能 TFT 実現の鍵となるラテラル結晶化 ポリシリコン薄膜を形成するために申請者 らが開発している連続波レーザーアニール 技術を先鋭化し,更なる特性(移動度)の向 上を実現すると共に,「領域選択プロセッシ ング」の概念を適用することにより,能動素 子としての TFT を形成する部分のみレーザー を照射して再結晶化アニールを実施する技 術として確立する。

(3) TFT によるグリーン LSI 向け要素回路の 研究

グリーンLSIの一例としての環境エネルギ ー獲得型スマートセンサーネットワークLSI 実現に向けて,要素回路の設計試作を実施す る。具体的には,実現の鍵となる,高効率電 源回路の研究を実施する。太陽電池などの直 流発電機構で取り出された電力を活用する 回路や,環境電磁波からアンテナを経由して 受電された高周波電力を高効率に交流直流 変換する整流回路を設計・試作・評価する。

(4) まとめと課題整理

全研究期間を通してプロセス・デバイス・ 回路分野で得られた研究成果を纏めると共 に、TFT 技術によるユビキタスセンサーネッ トワーク向けグリーン LSI 実用化に向けた課 題抽出を行う。

- 4. 研究成果
- (1) 高性能 TFT デバイスの研究
- Gaussian ビームでのラテラル結晶化と TFT 特性について

a-Si 薄膜を LPCVD により 150 nm 成膜し, キャップ膜として SiO2 膜を 25 nm 成膜した。 これに連続発振レーザ(波長 532 nm, Gaussian 強度プロファイル (90 μm×6 μm(FWHM))) を 照射,スキャンした。レーザ出力は 4.7 W, スキャン速度は 20 cm/s である。結晶化後の poly-Si 膜表面の光学顕微鏡像と電子線後方 散乱回折測定像(Electron Back-Scattering Diffraction, EBSD) を図1に示す。平均20 ×2 µm²の粒径をもつ poly-Si 薄膜が得られた。 図2にこのラテラル結晶化 polv-Si 薄膜を用 いて作製した TFT の実効キャリア移動度の表 面キャリア密度依存性を示す。また図3に温 度依存性を示す。フォノン散乱支配下での移 動度の振る舞いは、Ns^{-1/3}と T^{-B}に比例する。 ここでβは1から1.75までの値をとる。 の TFT の場合,移動度は Ns の 0.30 - 0.37 乗に比例し、かつβの値は1.19 - 1.27の値 をとる。これらのことから、フォノン散乱成 分が支配的であると判断できる。この TFT の 40 素子 (W/L = 10 um/ 10um) 平均の実効キ ャリア移動度は346 cm²/Vs であった。図4に



図1. Gaussianビームでのラテラル結晶化poly-Si薄 膜: (a) 光学顕微鏡像、(b) EBSD像.



Surface Charge Density N。(×10¹² cm⁻²) 図2. ラテラル結晶化poly-Si TFTの実効キャリア移 動度の表面キャリア密度依存性.







図4. 実効キャリア移動度の素子間ばらつき: (a) (LW)⁻¹²依存性、(b) チャネルグレイン個数依存性.

ラテラル結晶化 poly-Si TFT の実効キャリア 移動度の素子間ばらつきを示す。図4(b)にお いては横軸をチャネル中のグレイン個数に とっているが、極めてよい相関が確認される。 このことから、素子間性能ばらつきはチャネ ル中のグレイン個数に依存し、これはグレイ ンの面方位が制御できていないことによる と考えられる。

 Tri-gate型TFTによる一軸性歪みの導入 と素子間ばらつき低減



図7. Tri-gate TFTと平面型TFTのキャリア移動度ばら つきの表面キャリア密度依存性

図 5 に Tri-gate TFT 構造のレイアウトを 示す。ゲート長(L)は 50 µm とした。ワイヤ 高さは 150 nm, ワイヤ幅は 150 nm, ワイヤ 間隔は 300 nm とし, ワイヤ本数は 23 本とし た。実効チャネル幅は Weff = 10.35 µm であ る。また比較の為に Tri-gate TFT と同じ実 効チャネル長・幅の平面型 TFT も作製した。 チャネル方向はレーザスキャン方向と平行 とした。チャネル poly-Si 薄膜は, Double-gate 型 TFT と同様に, LPCVD により ノンドープ a-Si 膜を 150 nm 堆積し, 更に APCVD により Cap SiO2薄膜を 25 nm 堆積した ものに,連続発振レーザ照射(波長:532 nm, レーザ径:180 µm×20 µm (FWHM), レーザ出 力:6.7 W, スキャン速度:20 cm/s) を行い 形成した。使用したレーザスポットの強度分 布は Gaussian 分布をもつ。電子線リソグラ フィにより設計値 150 nm 幅の poly-Si アク ティブ層のワイヤ形状パターニングを行い, その後、ラテラル結晶化 poly-Si 膜のドライ エッチングを行った。ゲート絶縁膜をドライ 酸化により 30 nm 形成した(酸化温度: 1100℃, 酸化時間: 5 min)。LPCVD によりリンドープ a-Si 膜を200 nm 堆積した(成膜温度: 540℃, ガス: SiH₄, PH₃)。続いて, APCVD SiO₂ 膜を 200 nm 堆積し, これをゲート電極とした。S/D 領域に,加速電圧を 80 keV,ドーズ量を 2×

10¹⁵ cm⁻² として As⁺を注入した。APCVD SiO₂ 膜を 400 nm 堆積した後, № 雰囲気で 800℃, 30 分間の活性化アニールを行った。BHF によ りコンタクトホールをウェットエッチング 後, 蒸着により A1 を成膜した。レジストパ ターニング後, リン硝酢酸により A1 をエッ チング, A1 電極を形成し, 最後に 10% H₂雰囲 気で 400℃, 30 分間のシンタリングを行った。 図 5(b)に Tri-gate TFT の断面 TEM 写真を示 す。平均的な特性を示した素子において, On/OFF 比 7×10⁸, S 値 0.26 V/dec の特性が 得られた。図6に Tri-gate TFT と平面型 TFT の実効電子移動度の表面キャリア密度依存 性を示す。Tri-gate TFT, 平面型 TFT の移動 度はそれぞれ 15 素子, 21 素子の平均値を示 す。Ns = 3×10¹² cm⁻² 以上の範囲では, Tri-gate TFT の移動度が, 平面型 TFT の移動 度よりも高く, Ns=5×10¹² cm⁻², 1×10¹³ cm⁻² ではそれぞれ 8%, 17%, 移動度が増加した。 幅の狭いメサ構造において平面的な面内引 張り歪みが一軸性歪みになり、また<110>方 向の一軸性歪みが移動度向上に有効である。 この Tri-gate TFT においても、メサ型構造 により一軸性歪みになり、他方このラテラル 結晶化 poly-Si 膜は結晶成長方向が<110>方 向に揃いやすいため、これらのことにより移 動度が向上したと考えられる。図7にキャリ ア移動度ばらつきの planar 型 TFT と Tri-gate 型 TFT の比較を示す。Planar 型 TFT の測定素子数は 21, Tri-gate 型 TFT の測定 素子数は 15 である。表面キャリア密度のす べての領域において, Tri-gate 型の素子間移 動度ばらつきが小さい。特に、Ns=5×10¹² cm⁻² において, Tri-gate 構造 TFT の素子間移動度 ばらつきは、平面型 TFT の素子間移動度ばら つきよりも 41%小さい。これはワイヤ構造に することで, チャネル中に現れる面方位の数 が増え、これにより統計的に平均化され、素 子間ばらつきが低減したと考えられる。

 (2) 高性能 TFT デバイス製造プロセスの研究
① ダブルラインビーム連続発振レーザラテ ラル結晶化

新規結晶化方法であるダブルラインビー ム連続発振レーザラテラル結晶化を提案し, これによるシリコン薄膜の3軸結晶制御を行 い,更に TFT の高性能化を行った。

Gaussian 強度分布をもつレーザスポット による結晶化においては,強度の不均一性に より,レーザスポット周辺部からスポット中 央に向けて結晶成長するため,結晶成長方向 が不均一になり,結果的に面方位制御が困難 である。これを改善するために、ライン状ビ ームを導入し実験を実施した。特にライン状ビ ームを2本並べたダブルラインビームに レーザビームを整形し、実験を行った。ダブ ルラインビームを用いることで、レーザーア ニール時のSi薄膜冷却を2本のビーム間で 行うことができ、過冷却温度を比較的一定に 保てると考えられる。図8にダブルラインビ



図9. EBSDマッピング: (a) 結晶性を示すカラー バー、(b) ラテラル結晶化面、(c) ラテラル結晶 化面の垂直面、(d) 表面

(レーザ強度: 9.0 W, スキャン速度: 0.10 cm/s)



図10.ダブルラインレーザビームにより形成した ラテラル結晶化poly-Si TFTのI_D-V_G特性.

ームのプロファイル像を示す。このビームは 2本の1.15 mm×15 µm のライン状ビームから なり,2本のビーム間の間隔は15 µm である。 レーザビーム強度の均一性は, ビーム中央 400 µm の範囲において, 長軸方向で±7%であ る。図9にEBSDによる、レーザ結晶化poly-Si 薄膜(レーザ出力:9.0 W, スキャン速度:0.1 cm/s)のマッピング像を示す。図9(b)に示す ようにレーザスキャン方向に垂直な面(ラテ ラル結晶化面)では{110}面が優先配向とな り,図 9(c)と(d)に示すレーザスキャン方向 に平行な面と薄膜表面では、それぞれ {111} と{211}が優先配向している。サンプルにお ける各面での占有率は、ラテラル結晶化面に おいて, {110} 面が 96.5%,面内のこれに垂直 な面において {111} 面が 85.6%, 表面で {211} 面が 83.5%となった。ここで占有率は、各面 方位から10°の範囲で累積した値である。 2 TFT による評価

このレーザ結晶化 poly-Si 薄膜を用いて TFTを試作した。石英基板に a-Si 薄膜 150 nm, Cap SiO₂ 薄膜 100 nm を成膜し、レーザ結晶化

(波長: 532 nm, レーザ出力: 8.5 W, スキャ ン速度: 0.25 cm/s)を行い, BHF により Cap SiO₂薄膜をエッチングし、ドライエッチング により poly-Si アクティブ層を作製した。次 にゲート SiO₂ 膜を ICP CVD により 50 nm, ス パッタにより Mo を 200 nm 成膜し, パターニ ングを行った後に Mo のウェットエッチング を行い、ゲート電極とした。S/D 形成では Mo ゲートをセルフアラインマスクとし、イオン 注入 (As: ドーズ量 2×10¹⁵ cm⁻², 加速電圧 66 keV)を行い、活性化アニール処理を 550℃、 30 min で行った。その後 S/D 部分の犠牲酸化 膜を除去し、APCVD により層間絶縁膜を 150 nm 形成し, BHF により開口エッチングを行っ た。Mo スパッタ成膜により 200 nm の電極パ ッドを形成し,最後に 400℃,H₂ 雰囲気でシ ンタリング処理を行った。図 10 にこのレー ザ結晶化 poly-Si 薄膜を用いて作製した TFT の I_D-V_G特性を示す。ダブルラインビーム連 続発振レーザラテラル結晶化により, 電子電 界効果移動度 560 cm²/Vs の高性能化を達成し た。

(3) TFT によるグリーン LSI 向け要素回路の 研究

環境エネルギー獲得型ユビキタスセンサ ーネットワーク LSI 実現の中核技術として, 太陽電池アシスト機能による高周波整流電 源回路を設計し,バルクデバイスによる集積 回路の試作・検証を実施した。特に,高効率 な環境電波エネルギー獲得のためには,正負 の太陽電池バイアス電源のバランス動作が 重要であり,太陽電池として,図 11 に示す ように対称構造の PN 接合を用いることによ り効率が向上することを明らかにした。この 構造は,誘電体素子分離が容易な TFT プロセ スに最適な構造であり,TFT によるグリーン LSI の典型的な実施例として試作・評価した。 図 12 は試作した回路の顕微鏡写真である。



図 11. 対称型太陽電池アシスト高周波整流回路



図 12. 試作した整流回路の顕微鏡写真



図 14. 整流回路の電力変換効率

図 13 は、太陽電池の出力電圧の光照射照 度依存性測定結果を示している。数 100 lx 程度の典型的な室内環境の照度において、十 分な大きさのバイアス電圧が生成されてい る。また、対称構造太陽電池により、非対称 構造のアンバランス型では得られない、ほぼ 同じ大きさの正負対称なバイアス電圧 V_{PN}, V_{PP} が得られている。

図 14 は、太陽電池アシストによる高周波 整流回路の整流効率(電力変換効率:PCE) の評価結果を示している。太陽電池アシスト 機構により、太陽電池を持たない場合に比べ て、-20 dBm 以下の低入力電力領域で顕著に PCE が改善されている。特に対称構造太陽電 池により、非対称構造で顕著な高照度領域で のPCEの劣化が抑制され、広い照度範囲でPCE の向上が実現された。なお、TFT プロセスで は、ガラスやプラスチックなど、透明誘電体 基板を用いることが一般的なため、裏面照射 型太陽電池の適用が容易であり、更なる効率 向上が期待される。

(4) まとめと課題整理

「領域選択プロセッシング」の概念を適用し たレーザ結晶化法を確立し,バルクデバイス と同等の移動度を有する TFT デバイスを実現 した。グリーン LSI の具体例として,TFT 技 術を適用可能なユビキタスセンサーネット ワーク LSI 向け高効率高周波整流電源回路を 実現した。本技術の実用化を見据えて,適切 な規模の機能回路の試作評価により,プロセ ス・デバイス・回路技術の最適化を進めるこ とが今後の課題である。 5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計5件)

(1) <u>Koji Kotani</u>, Takumi Bando, and Yuki Sasaki, "A Photovoltaic-Assisted CMOS Rectifier for Synergistic Energy Harvesting from Ambient Radio Waves," IEICE Trans. Electron., Vol.E97-C, No.4, pp.245-252, 2014. (査読有)

DOI: 10.1587/transele.E97.C.245

(2) Masayuki Yamano, Shin-Ichiro Kuroki, Tadashi Sato and Koji Kotani, poly-Si thin "High-performance film with highly biaxiallv transistors oriented poly-Si thin films using double line beam continuous-wave laser lateral crystallization," Jpn. J. Appl. Phys., Vol.53, pp.03CC02-1-4, 2014. (査読有) DOI: 10.7567/JJAP.53.03CC02

〔学会発表〕(計14件)

(1) <u>Shin-Ichiro Kuroki</u>, Masayuki Yamano, Tadashi Sato, Nobuhiro Hata, <u>Koji Kotani</u>, and Takamaro Kikkawa, "Characterization of Poly-Si TFTs with Highly Bi-Axially Oriented Poly-Si Thin Films Using DLB Continuous-Wave Laser Lateral Crystallization," 2014 MRS Spring Meeting. 2014 年 4 月 21 日~25 日アメリカ・サンフラ ンシスコ

(2) <u>Koji Kotani</u>, "Highly Efficient CMOS Rectifier Assisted by Symmetric and Voltage-Boost PV-Cell Structures for Synergistic Ambient Energy Harvesting," IEEE Custom Integrated Circuits Conferene (CICC2013). 2013年9月22日,アメリカ・ サンノゼ

(3) Masayuki Yamano, <u>Shin-Ichiro Kuroki</u>, Tadashi Sato, and <u>Koji Kotani</u>, "High performance poly-Si Thin Film Transistor with One-dimensionally Long Si Grains Using DLB Continuous-wave Laser Lateral Crystallization," The proceedings of The Twentieth International Workshop on Active-Matrix Flatpanel Displays and Devices (AM-FPD13). 2013 年 7 月 2 日, 京都

6. 研究組織

(1)研究代表者
小谷 光司 (KOTANI, KOJI)
東北大学・大学院工学研究科・准教授
研究者番号:20250699

(2)研究分担者

黒木 伸一郎 (SHIN-ICHIRO KUROKI)
広島大学・ナノデバイス・バイオ融合科学
研究所・准教授
研究者番号: 70400281