科学研究費助成事業

研究成果報告書



平成 2 6 年 6 月 1 日現在

機関番号: 3 4 4 0 6	
研究種目:基盤研究(C)	
研究期間: 2011 ~ 2013	
課題番号: 2 3 5 6 0 4 2 3	
研究課題名(和文)ばらつきに対応したSRAMの動作安定化に関する研究	
研究課題名(英文)Stabilization of SRAM according to fluctuation of transistor characteristics	
研究代表者	
牧野 博之(Makino, Hiroshi)	
大阪工業大学・情報科学部・教授	
研究者番号:5 0 4 5 4 0 3 8	
交付決定額(研究期間全体):(直接経費) 4,000,000 円 、(間接経費) 1,200,000 円	

研究成果の概要(和文):トランジスタのしきい値電圧のばらつきによってSRAMが動作不良となる問題に対して、SRAM を救済し歩留まりを向上させる手法を確立した。この手法は、まずしきい値電圧の仕上がり値を検知し、次にこれに応 じて最適な電圧をSRAMに与えるという2段階からなり、これによって従来は動作不良となっていたSRAMを動作可能とす ることができる。本手法を実現するために、しきい値電圧の新たな検知方法を提案するとともに、しきい値とSRAMに与 える最適電圧との関係を明らかにした。最終的にSRAM全体回路を設計し、シミュレーションを行うことによって、提案 する手法が有効であることを確認した。

研究成果の概要(英文): Against the problem that the SRAM fails to function because of the fluctuation of the threshold voltage of transistors, a method of securing SRAM is established. This method consists of tw o steps, firstly detecting the processed threshold voltage, and next, giving the optimum supply voltage to the SRAM according to the detected threshold voltage. This method enables to secure SRAMs which do not op erate under the standard condition. To realize the method, a new detecting technique of the processed thre shold voltage is proposed and the table showing the relation between the threshold voltage and the optimum supply voltage is developed. Finally, the whole SRAM circuit is designed and simulated. The simulation re sult shows that the proposed method is effective to improve the operation yield of SRAM.

研究分野:工学

科研費の分科・細目: 電気電子工学・電子デバイス・電子機器

キーワード:電子デバイス 集積回路 SRAM しきい値電圧 ばらつき 動作安定化 スピードセンサ 電圧発生器

1.研究開始当初の背景

LSI の製造プロセスは、高性能化や高集積 化を図るため微細化が進んでいるが、微細化 に伴い、トランジスタ特性のばらつきが顕著 になっている。90nm プロセス世代までは、 チップ内で一斉に特性が変動するグローバ ルなばらつきが主な要因であったが、65nm プロセス世代以降では、トランジスタ毎にラ ンダムに発生するローカルなばらつきが増 大している。このようなばらつきの増大によ り、システム LSI の重要な構成要素であるス タティック RAM(SRAM)の安定動作が困難 になり始めている。SRAM のメモリセルは、 書き込みと読み出しの両方の動作が保証さ れる必要があり、図1(a)に示すようにnMOS トランジスタと pMOS トランジスタのしき い値電圧に対して、読み出し限界と書き込み 限界に挟まれた領域がメモリセルの動作可 能領域となる。従来は、図1(a)のように製造 時のグローバルばらつきの範囲が動作可能 領域に含まれており、製造がばらついても十 分に安定な動作を得ることができた。しかし、 65nm 世代以降、ローカルなばらつきの増大 のため、図1(b)に示すように動作可能領域が 狭くなり、グローバルばらつきの範囲を保証 できなくなり始めている。例えば、図1(b)に おいてしきい値の仕上がりが A であれば動 作作可能であるが、
BやCでは
しては
しての
しの
しの
しの
しの
しの
しの
<pしの</p>
しの
<pしの</p>
<pしの</p>
しの
<pしの</p>
<pしの</p>
<pしの</p>
<pしの</p>
しの
<pしの</p>
<pしの</p>
<pしの</p>
しの
<pしの</p>
<pしの</p>
<pしの</p>
しの
<pしの</p>
<pしの</p>
<pしの</p>
<pしの</p>
<pしの</p>
しの
<pしの</p>
しの
<pしの</p>
<pしの る。

ローカルなばらつきに対して動作範囲を 広げる研究は、国内外でこれまでにも行われ ているが、今後ともばらつきの増大は避けら れないので、単なる動作範囲の拡大では、グ ローバルばらつきを保証するだけの動作範 囲を確保し続けることは困難である。したが って、何らかの対策が必要である。



図1 SRAM メモリセルの動作領域

2.研究の目的

LSIの微細化に伴うしきい値電圧のばらつ きの増大によって、スタティック RAM (SRAM)の安定動作が困難になる問題に対し、 その解決策を研究する。具体的には、LSIの 仕上がり状況に応じて回路に与える電圧を コントロールすることにより、動作可能領域 を変化させ、通常では動作不可能な SRAM 回 路を動作可能とする手法を確立する。これを 実現するために、オンチップスピードセンサ、 オンチップ電圧発生器、およびスピードと最 適電圧条件を関連付けるテーブルを開発し、 最終的にそれらを組み合わせて動作させる ことにより、SRAMの動作安定化の効果を検 証する。

3.研究の方法

SRAM の安定動作に関して、単に動作範囲を 広げるのではなく、チップの仕上がりに応じ て動作条件を積極的にコントロールするこ とにより動作可能とする方法を考究する。図 2 にその概念を示す。



図2 メモリセル自動安定化手法

予めスピードの測定値と最適電圧条件と を関連付けるテーブルを作成しておき、チッ プ内のスピードセンサをLSIテスタで測定す る。次に測定結果からテーブルを用いて最適 電圧条件を決定し、電圧制御信号をLSIに与 え、最後にこの電圧制御信号に基づいてチッ プ内の電圧発生器から最適電圧を SRAM に与 えるというものである。図3に、これを実現 するLSIの構成を示す。LSI内部にスピード センサと電圧発生器が設けられる。



図3 全体構成

これを実現するために、本研究では、以下 の3点に関して研究および開発を行う。

- ・しきい値電圧と最適電圧条件を関連付け るテーブル
- しきい値電圧を検知するスピードセンサ
 ・電圧を制御する電圧発生器。

最終的には、これらを組み合わせ SRAM 全体の回路設計を行い、シミュレーションにより動作拡大の効果を確認する。

- 4.研究成果
- (1) メモリセル単体の動作安定化

メモリセル単体回路に対して、しきい値電 圧の仕上がりに応じた最適電圧条件を調査

した。デバイスパラメータは、バークレイの 45nm の SPICE パラメータを使用した。調 査にあたっては、しきい値電圧のローカル なばらつきを持たせることによって、書込 み動作に対して最も厳しい条件のメモリセ ルと、読出し動作に対して最も厳しい条件の メモリセルを作成し、電圧条件を変化させて それぞれの動作可否をシミュレーションに より調べた。しきい値電圧のローカルなばら つきとしては、メガビット規模の SRAM を 想定して±2.5 (は標準偏差)の値とした。 変化させる電圧はワード線電圧(VwL) 電源 電圧(VDD) メモリセルの GND 電圧(MCGL) の3種類とし、nMOSとpMOSのしきい値 電圧の中心値を 0.2V ~ 0.7V の範囲で 50mV ずつに区切り、それぞれの領域で書込みと読 出しの両方の動作が可能となる電圧条件を 調べた。

結果の一例として、VDD = 1.1V, MCGL=0V の場合における書込み限界と読出し限界の ワード線電圧 VwLに対する変化の様子を図4 に示す。



図4 V_{DD}=1.1V, MCGL=0V における書込み限界と 読出し限界のワード線電圧 V_{ML}に対する依存 性

図4は、横軸がnMOSのしきい値電圧Vthn、 縦軸がpMOSのしきい値電圧(の絶対値)Vthp であり、VWLが、0.8V、0.9Vおよび1.0Vの 際の書込み限界線と読出し限界線が示され ている。メモリセルが動作可能となるのは図 中の「動作可能領域」と書かれた領域である。 ±2.5 のばらつきを想定したことにより、そ れぞれの領域は非常に狭く十分な動作領域 は確保できていないが、VWLを変化させるこ とによって、動作領域が左右に移動すること が分かる。これは、しきい値電圧の仕上がり 状況に応じてVWLを変化させることで、メモ リセルの動作領域を変更できることを意味 する。

以上のシミュレーションを V_{DD} と MCGL を変化させて繰り返し行った。一例として $V_{DD}=1.2V$ の結果を、図 5 に示す。2 つのグ ラフは、いずれも nMOS と pMOS のしきい 値電圧を 50mV 刻みで分割した領域に対し て、ワード線電圧 V_{WL} を変化させた場合の動 作の可否を示しており、色が濃い方が VwLが 高い条件で動作することを示している。×印 は動作不可能な領域である。図 5(a)と(b)は、 それぞれ MCGL が 0V および 0.3V の結果で ある。この結果から、MCGL を 0.3V に上昇 させることにより、大幅に動作範囲を拡大で きることが分かる。

この結果を利用することで、LSI チップの しきい値の仕上がり値が図1のどの領域にあ るかが分かれば、それに応じた最適な電圧を 与えることで、従来は動作不良となるメモリ セルを動作可能にすることができる。この知 見は、本研究によって初めて示されたもので あり、SRAM メモリセルの動作安定化を図る 上で有用なデータであると考える。



(a)V_{DD}=1.2V, MCGL=0V
 (b)V_{DD}=1.2V, MCGL=0.3V
 図 5 V_{DD}=1。2V における動作可能領域

(2)メモリセル全体回路の動作安定化 次に、メモリセル全体回路を設計し、SRAM としての動作可否を調べた。設計した SRAM 全 体回路を図6に示す。



図 6 SRAM 全体回路

メモリセルは、4×4の計16個の構成とし、 メモリとして動作させるためにデコーダ回路、 センスアンプおよびデータ入出力回路を付加 している。また、メモリセルの電源は他の電 源と区別して MCPL としている。16 個のメモ リセルのうち、左上の MC1 は読み出しの最も 厳しいメモリセル、右下の MC2 は書き込みに 最も厳しいメモリセルとした。MC1 と MC2 を 交互にアクセスして、読み出しと書き込み動 作の可否をシミュレーションすることにより、 図 5 と同様の動作可能領域を調べた。結果を 図 7 に示す。



図7も図5と同様にワード線電圧 V_{ML}の各 値に対する動作の可否が示されているが、細 かい違いがわかるように色の濃淡ではなく マークで示している。図7の(a)~(c)は、 MCPL=1.0VでMCGLを0Vから0.2Vまで上昇さ せた場合の動作可能領域を示している。メモ リセル単体では、MCGLの上昇によって動作範 囲が拡大したが、今回のSRAM全体の場合は、 MCGLを上昇させるとしきい値の高い領域が 動作不良となって動作可能領域が狭くなっ てしまうことが分かった。

この現象を解明するために詳細な動作解 析を行ったところ、MCGLが増加すると、書き 込み後のメモリセルからの読み出し電位差 が確保できず、読み出し不良を起きてしまう ことが判明した。すなわち、書き込みが困難 な MC2 において、書き込みが成功してもその 後の読み出しができないことが原因である ことがわかった。この現象はメモリセル単体 のシミュレーションでは見出すことができ ないものであり、SRAM 全体としてのシミュレ ーションが必要不可欠であることが判明し た。

図 7(d)は、MCGL とともに MCPL も 1.2V に 上昇させた場合であり、この場合は動作可能 範囲が大幅に拡大することが確かめられた。 この結果は、図 4(b)に示した同条件における メモリセル単体の動作可能範囲に匹敵する ものである。

以上のことから、SRAM 全体で動作させると メモリセル単体よりも動作は厳しくなり、電 圧条件によっては動作可能範囲が大幅に縮 小してしまうが、MCGL と MCPL を共に上昇さ せることによって、広い動作可能範囲を確保 できることが判明した。すなわち、SRAM 全体 回路においても、しきい値の仕上がり値が分 かれば、それに応じた最適な電圧を与えるこ とで、従来は不良チップであったものを動作 可能とすることができる。ここで得られた 種々の知見も本研究で初めて示されたもの であり、SRAMの安定動作を図るうえで重要 なものであると考える。

(3)スピードセンサによるしきい値の検出

以上述べた成果により、チップのしきい値 電圧の仕上がり状況さえわかれば、電圧を制 御することで SRAM の動作歩留まりを向上さ せることができる。したがって、本手法を実 現するためには、チップ毎のしきい値電圧の 仕上がり値を求める手法の開発が必要不可 欠である。本研究では、スピードセンサから デジタル処理によってしきい値電圧の仕上 がり値を求める手法を提案する。

まず、提案する手法ではスピードセンサと して図8に示す3種類のリングオシレータ回 路(RO)を用いる。



図83種類のリングオシレータ回路

3つの R0 はそれぞれ n 段のインバータから 成り、 は基本サイズ、 は pMOS のみゲー ト幅を m 倍にしたもの、 は nMOS のみゲー ト幅を m 倍にしたものとなっている。いずれ も各段の出力に、インバータによる容量負荷 を接続しており、いずれも基本サイズの k 倍 としている。R0 ~ の発振周波数をそれぞ れ、 F_0 , F_1 , F_2 とする。

本手法では、 F_0 , F_1 , F_2 の測定値から pMOS および nMOS のしきい値電圧(Vtp および Vtn) を求める。なお、しきい値電圧のランダムな ばらつきについては、R0 の段数 n を大きく取 れば、統計的効果により無視できるので、こ こでは扱わない。R0 ~ のインバータ 1 段 当たりの遅延時間(T_0 , T_1 , T_2)は、段数 n を用 いて式(1)で表される。

 $T_0=1/(2nF_0)$, $T_1=1/(2nF_1)$, $T_2=1/(2nF_2)$ (1)

さらに、T₁₂=T₁ - T₂として、T₀とT₁₂を式(2) のように Vtp および Vtn の関数と考える。

 $T_0 = F(Vtp, Vtn), \quad T_{12} = G(Vtp, Vtn)$ (2)

この二つの関数が極値を持たず、かつ各々方向の異なる等高線を持てば、T₀とT₁₂の測定値から Vtp と Vtn を一意的に求めることができ

るので、これを算出する。

本手法の有効性を実証するために、 SPICE シミュレーションを実施した。 45nmのパラメータを用い、インバータの 基本サイズを、Wp/Wn=600/300nmとした。 インバータの遅延時間 T₀~T₂の算出に当 たっては、ROの代わりにインバータチェ ーンを用い、出力の立ち上がり時と立ち下 がり時の平均遅延時間を求めた。

図 9 に、V_{DD}=1.4V, m=30 とした場合の、 k=10, 20, 30 に対するシミュレーション結果 を示す。遅延時間は、Vtp および Vtn に対し て絶対値を 0.2V ~ 0.6V まで 50mV 刻みで変化 させ、合計 81 点で測定した。図 9 は、上段 に T₀の分布、下段に T₁₂(=T₁ - T₂)の分布を等 高線で表示している。また、図中に遅延時間 の値を記入している。二つの分布から Vtp お よび Vtn を一意的かつ精度よく算出するため には、両分布の等高線が互いに直交すること が望ましい。図 9 の 3 種類の k を比較すると、 k=10 は直交性が不十分であり、k=20 以上で 直交性が良くなることが分かる。回路面積の 観点からは、k が小さい方が望ましいので、 ここでは k=20 を最適値として選択した。



(a) k=10 の場合 (b)k=20 の場合 (c)k=30 の場合
 図 9 しきい値電圧に対する T₀, T₁₂ の分布 (V_{DD}=1.4V, m=30)

 T_0 および T_{12} の分布から Vtp および Vtn を以下のように算出する。まず、Vtp を固定して T_0 を Vtn に対して 2 次関数で近似すると、式 (3)に示す 5 つの 2 次関数が得られる。

 $T_{0i} = A_{2i} \cdot V tn^2 + A_{1i} \cdot V tn + A_{0i} \quad (i=0 \sim 4) \quad (3)$

さらに、各 5 点から成る(A_{2i}, A_{1i}, A_{0i})を Vtp の 2 次式で近似し、式(4)に示す(A₂, A₁, A₀)を得る。

 $A_{j} = B_{j2} \cdot Vtp^{2} + B_{j1} \cdot Vtp + B_{j0}$ (j=2~0) (4)

こうして、T₀の近似式として式(5)が得られる。

 $T_{0} = A_{2} \cdot V tn^{2} + A_{1} \cdot V tn + A_{0}$ (5)

T₁₂についても同様にして近似式(6)を得る。

 $T_{12} = C_2 \cdot V t n^2 + C_1 \cdot V t n + C_0$ (6)

ここで、C_i(j=2~0)もVtpの2次式である。

式(5)と(6)の連立2次方程式は、Excelの曲 線近似とゴールシーク機能を用いることで 容易に解くことができ、VtpとVtnを算出す ることができる。

この方法で遅延時間から Vth を逆算し、 種々の条件に対する算出精度を評価した。ま ず、k=20, m=30 とした場合の、V_{DD}=1.2V, 1.3V, 1.4V の精度の比較を図 10 に示す。図 の上段および下段は、それぞれ 81 点の測定 点における Vtp および Vtn の誤差値を示して いる。誤差値は、逆算によって求めた値から 最初に設定した値(真の値)を引いたもので ある。電圧が1.3V以下では誤差が大きいが、 1.4V で誤差が縮小して精度が良くなること が分かる。精度は、mの値を大きくすること でさらに向上する。図 11 に、k=20, VDD=1.4V とした場合の、m=30,40,50 に対する精度を 示す。m=30 では、やや誤差の大きい点が存在 するが、m=40以上になると全体的に誤差が小 さくなり、m=50 では全測定点において±5mV 以下の高精度が得られている。



 (a) V_{DD}=1.2V (b) V_{DD}=1.3V (c) V_{DD}=1.4V
 図 10 電源電圧 V_{DD}の違いによる精度の比較 (k=20, m=30)



本手法によれば、ROの発振周波数から LSI 毎のしきい値電圧を±5mVの精度で検知可能 であることが分かった。これによってしきい 値電圧の仕上がりを容易に検知し、これに応 じた電圧制御により、SRAMの歩留まりを向上 させることができる。また、本手法は、DC 測 定ではなくデジタル処理によりしきい値電 圧を検知できるので、すべての処理を LSI内 部で自動的に行うことが可能であり、極めて 有用なものである。

 (4)電圧発生器を用いた SRAM 回路全体の検証 MCPL、MCGL および V_{ML}の電圧を制御するための電圧発生器に関して検討を行い、図 12 に示す回路を採用した。



図 12 の電圧発生器は、いずれも入力信号 Vcnt に等しい出力電圧 Vout を生成する回路 で、入力に対する追従性と線形性に優れてい る。二つの回路のうち(a)は高電圧特性に優 れており、MCPL および VWL の電源の生成に用 いた。また、(b)は低電圧特性に優れており MCGL の生成に用いた。これらの電圧発生器を 組み込んだ SRAM 全体回路を図 13 に示す。



図13 電圧発生器を組み込んだSRAM全体回路

図中の VC1 および VC2 は図 12(a)の高電圧 用電圧発生器であり、VC3 は図 12(b)の低電 圧用電圧発生器である。これら3つの電圧発 生器に対して、図7に示された各最適電圧を 与えることによって、図7と同様の動作領域 が確保されることをシミュレーションによ り確認した。

以上の結果より、スピードセンサによって しきい値の仕上がり値を検知し、その仕上が り値に応じて最適電圧条件を決め、それにし たがって図 13 の VC1 ~ VC3 を制御することに より、従来では動作不可能であった SRAM を 動作可能とする手法が確立された。すなわち、 本研究の目的が達せられた。

5.主な発表論文等

〔学会発表〕(計 4件)

Takuya Matsumoto, <u>Hroshi Makino</u>, Tsutomu Yoshimura, Shuhei Iwade, and Yoshio Matsuda, "Estimation of Threshold Voltage from Frequency of Ring Oscillator," (to be presented at) IEEE The 2014 International Meeting for Future of Electron Devices, Kansai(IMFEDK2014), June 19-20, 2014, Ryukoku University Avanti Kyoto Hall, Kyoto.

松本 拓也、大東 士朗、<u>牧野 博之</u>、吉村 勉、岩出 秀平、松田 吉雄、2013 年度電 気関係学会関西連合大会、「トランジスタ の閾値電圧検知手法の提案」、G9-0025、 2013 年 11 月 16 日~17 日、大阪電気通信 大学

Kvohei Kishida. Tomohiro Tsuiii. Hroshi Makino. Tsutomu Yoshimura. Shuhei Iwade, and Yoshio Matsuda, "Expansion of SRAM Operation Margin Adaptive Voltage Supply." by Proceedings of IEEE The 2013 International Meeting for Future of Electron Devices, Kansai (IMFEDK2013). June 5-6, 2013, pp.104-105, Kansai University, Osaka.

岸田 京平、<u>牧野 博之</u>、吉村 勉、岩出 秀 平、松田 吉雄、「ばらつきを考慮した SRAM メモリセルの動作範囲拡大の検討」、2012 年電気関係学会関西連合大会、9pmD-27、 2012 年 12 月 8 日~9 日、関西大学

6.研究組織

(1)研究代表者
 牧野 博之(MAKINO, Hiroshi)
 大阪工業大学・情報科学部・教授
 研究者番号:50454038