科学研究費助成事業 研究成果報告書



平成 26 年 5 月 28 日現在

機関番号: 11301 研究種目: 若手研究(B) 研究期間: 2011~2013 課題番号: 23700050

研究課題名(和文)不揮発記憶素子を用いた細粒度パイプライン演算システムの構築

研究課題名(英文) Design of Fine-Grained Pipelined Systems for Nonvolatile Logic Applications

研究代表者

松永 翔雲 (MATSUNAGA, SHOUN)

東北大学・省エネルギー・スピントロニクス集積化システムセ ンター・研究支援者

研究者番号:80551564

交付決定額(研究期間全体):(直接経費) 3,400,000円、(間接経費) 1,020,000円

研究成果の概要(和文):本研究課題では,「More than Moore」に代表されるような新デバイスの採用および回路機能の多様化による集積回路のパフォーマンス向上を想定し,強誘電体や強磁性体などの不揮発記憶素子の特長を活用し,ゲートレベルの論理演算機能と不揮発記憶機能をコンパクトに一体化し,低電力性と高速性を両立できる不揮発性の細粒度パイプライン演算システムを構築した.応用例として,動画像圧縮等に利用する動きベクトル検索用絶対差分和演算回路,及び並列データ検索用連想メモリを取り上げ,パワーゲーティング機能を組み込んだ不揮発性の細粒度パイプライン演算システムにより,大幅なパフォーマンス向上を実現した.

研究成果の概要(英文): In this research, fine-grained pipelined systems for nonvolatile logic application s have been proposed and designed with enhancing performances of the nonvolatile integrated logic circuits by the multi-functionality based on the nonvolatile memories such as ferroelectric and ferromagnetic devices. As examples of the nonvolatile logic applications, sum of absolute differences (SAD) circuits for mot ion-vector estimation in video data encoding and content-addressable memories (CAMs) for highly-parallel information retrieval have demonstrated with their high-speed and low-power consumptions based on the fine-grained pipelining and power gating techniques.

研究分野: 総合領域

科研費の分科・細目: 情報学 計算機システム・ネットワーク

キーワード: 並列処理 細粒度パイプライン 細粒度パワーゲーティング 非同期 不揮発 SAD CAM

1.研究開始当初の背景

1970 年代に初めてマイクロプロセッサが 登場して以来,「Moore の法則」に基づいた 回路のスケーリングとともにその動作周波 数向上による高性能化が推進されてきた.し かし,数十億もの素子を集積する現在の V L SIチップでは,素子間の配線が占める面積 および消費電力の増大,設計プロセスの極限 的微細化にともなう物理的限界が問題とな り, 従来までのスケーリング則に沿った回路 の高性能化には限界が見えつつある.特に, VLSIチップの消費電力に関しては,回路 の微細化・高集積化とともに年々動的消費電 力だけでなく、リーク電流に起因する静的消 費電力の増加が著しい.近年, High-K ゲー ト酸化膜などを用いてゲートリーク電流を 抑えてはいるものの,増加し続けている静的 消費電力を本質的に解決するには至ってい ない.このような消費電力の増加はチップ温 度の上昇を招いてしまい,正常動作を困難に させている.このことに起因して,速度と消 費電力のトレードオフ関係を駆使して低周 波数動作のプロセッサをマルチコア化して 消費電力を抑えつつ性能向上を図る動きが 近年見られているが, 性能向上のスピードに 鈍りが表れている. VLSIプロセッサの性 能向上のためには、マルチコア化だけでなく、 低消費電力性を維持しながら動作周波数の 向上も両立させることが重要となる.動作周 波数向上のためには、プロセッサ内のパイプ ライン構造を細粒度に実現する必要がある が、現状のシリコンデバイスによるCMOS 回路実現の場合は,各パイプラインステージ 間に挿入されるラッチ(フリップフロップ) に伴う回路オーバヘッド及びこれに伴う消 費電力増大により現実的な手段とは言えず、 高性能なVLSIを実現していくことはま すます困難になっていくことが予想される.

2.研究の目的

VLSIプロセッサの性能向上には,マル チコア化並びに各コアの動作周波数の向上 が必要不可欠である.動作周波数の向上のた めには,細粒度パイプライン構造を実現する 必要があるが, 従来のシリコンデバイスのみ による実現の場合は各パイプラインステー ジ間に挿入されるラッチ (フリップフロッ プ)に伴う回路オーバヘッド及びこれに伴う 消費電力増大により現実的な手段とはなら なかった、本研究課題では、「More than Moore」に代表されるような新デバイスの採 用および回路機能の多様化によるパフォー マンスの向上に着目し,強誘電体キャパシタ や強磁性体であるMTJ (Magnetic Tunnel Junction)素子などの不揮発記憶素子の持つ ヒステリシス特性を活用して、ゲートレベル の論理演算機能と不揮発記憶機能をデバイ

スレベルでコンパクトに一体化することで, 回路オーバヘッドを抑制し,低消費電力性と 高速性を両立できる細粒度不揮発パイプラ イン演算システムを実現することを研究の 目的とする.

3.研究の方法

VLSI プロセッサのコンパクト性,低消費電力性,及び高速性を実現するため,以下に示す項目に基づき研究を実施する.

(1) 不揮発記憶素子を用いた不揮発機能 ゲートの検討

強誘電体キャパシタおよびMTJ素子は 不揮発記憶機能に加え,素子自身のヒステリ シス特性に基づく論理演算機能を有する.こ れらの素子の二つの端子を入力端子と考え ると入力端子間の電位差に基づき書き込ま れるデータが決定される.この書き込まれる データは記憶の初期状態と2入力間のAN D演算あるいはOR演算の結果とみなすこ とができ,基本論理ゲートとラッチ回路の双 方の機能を兼ね備えている(演算・書込み)と 考えることができる.したがって,少ない素 子数で細粒度パイプライン構造を実現する ことが可能となる.なお,これらの不揮発記 憶素子はCMOS層上部への3次元積層が可 能であるため、回路面積をさらに抑えつつ、 不揮発記憶機能と演算機能のコンパクトな 一体化が可能である.

このような不揮発記憶素子に基づく基本 論理演算機能とラッチ機能の一体化はパイ プライン回路の不揮発化とコンパクト化を 可能にする一方で,演算サイクル毎に不揮発 記憶素子への書込み動作を伴うため記憶の ための動的消費電力の増大を招く可能性が 考えられる.そのため,データの更新頻度が 高いラッチ回路は従来のCMOS回路で構成し, 論理演算における更新頻度の低いデータを 格納するために不揮発記憶素子を活用する 方法についても検討を行う.

(2)回路シミュレーションのための不揮発 記憶素子のデバイスモデル構築

の持つ可変抵抗ヒステリシスモデルを構築 する.

(3)不揮発機能ゲートを用いた演算回路 におけるパワーゲーティング手法の 検討

不揮発記憶機能を最大限に活かして消費電力を抑えつつ,同等の演算動作を実現するため,不揮発機能ゲートを用いた演算回路におけるパワーゲーティング手法を検討する.特に,パワーゲーティングに伴う対象回路への電源遮断及び復帰動作の高速化のため,小さな回路ブロック毎に電源制御を行う細粒度パワーゲーティングについて検討を行う.

(4)基本回路 TEG の試作・評価

本研究代表者が別に所属する最先端研究開発支援プログラム(内閣府)「省エネルギー・スピントロニクス論理集積回路の研究開発」におけるチップ試作環境を利用し、一部のチップエリアに本研究課題で考案した不揮発機能ゲートの基本回路 TEG を試作、及び動作検証し、その有効性を評価する。

(5)不揮発パイプライン演算回路システム に基づく応用例の検討・評価

不揮発機能ゲートを用いてパワーゲーティング機能を有する不揮発パイプライン演算システムを構築した場合,コンパクト性・低消費電力性・高速性を達成できる応用例を検討し,その性能を評価する.

4. 研究成果

不揮発記憶素子を用いた細粒度パイプラ イン演算システムを構築するための基本ゲ ートを考案した.具体的には,不揮発記憶機 能を有する強誘電体キャパシタを用いて、記 憶機能だけでなく,素子そのもののスイッチ ング特性を活用して論理演算機能を実現す ることで,基本論理ゲートと不揮発ラッチ機 能がコンパクトに一体化された機能ゲート を実現した.このことにより,コンパクトか つ待機電力フリーな細粒度パイプライン演 算システムが実現できることを明らかにし た.また,このように演算サイクル毎に不揮 発記憶素子への書込み動作を伴うことで記 憶のための動的消費電力が増大しないよう に,データの更新頻度が高いラッチ回路は従 来の CMOS 回路で構成し,論理演算において 使用される更新頻度の低いデータを格納す るために MTJ 素子を例として用いて,不揮発 記憶機能・論理演算機能・ラッチ機能を一体 化した不揮発機能ゲートを考案した.これら の不揮発機能ゲートを用いた細粒度パイプ ライン演算システムの消費電力を効率的に 低減させるため,機能ゲート毎の小さな回路 レベルでパワーゲーティングを行う細粒度 パワーゲーティング機能を搭載した.このこ

とはパワーゲーティングに伴う対象回路への電源遮断及び復帰動作の高速化も可能にした.さらに,これらの不揮発機能ゲートの遅延・電力・面積の低減,並びに素子特性バラツキへの耐性向上のための最適化も行った.なお,考案した不揮発機能ゲートは,強誘電体キャパシタの可変容量ヒステリシス特性,並びにMTJ素子の持つ可変抵抗ヒステリシス特性をモデル化することで,電子回路シミュレータ(SPICE)を用いてそれらの基本動作を確認できた.

本研究課題では,不揮発機能ゲートに基づくパイプライン演算システムのための応用例として二つの応用例を検討し,それらの性能を評価した.

一つ目の応用例として,動画像圧縮などに利用される動きベクトル検索ハードウェアの基本演算ブロックである絶対差分和(SAD:Sum of Absolute Difference)回路を取り上げた.

MTJ 素子を用いた更新頻度の低い不揮発記 憶機能とパイプラインラッチ機能が一体化 された不揮発全加算器を設計し,細粒度パイ プライン構成により SAD 回路を実現した.動 きベクトル検索回路は SAD 回路が 2 次元的に アレイ配置された構成で実現され,隣接 SAD 回路間で絶対差分演算の結果を累積しなが ら最終的な絶対差分和を出力するアーキテ クチャにより構成した.累積絶対差分和結果 はパイプラインステージと共に増加するが、 予め設定しておいた一定のしきい値と比較 することで最終結果に影響しない方法で演 算を途中で停止させることができる.この仕 組みにパワーゲーティングを合わせて適用 し,細粒度パイプライン構造における細粒度 パワーゲーティングを実現した、また、本提 案の SAD 回路のテストチップを実際に試作し、 その基本動作及び提案細粒度パイプライ ン・パワーゲーティング・システムの有効性 を実証した.本成果に関する指導学生を筆頭 にした論文は,集積回路分野において世界で 最 も 権 威 の あ る 国 際 学 会 (IEEE International Solid-State Circuits Conference) O Student Research Preview (SRP)に採択された.

二つ目の応用例として,並列検索機能を持つ連想メモリ(CAM: Content-Addressable Memory)を取り上げた.

CAM は入力された検索キーワードと予め CAM 内に格納された多数の記憶ワードとの一致・不一致をワード並列で高速に検索できる ハードウェアであり、検索エンジンや様々なパターンマッチング処理に利用されている.

CAM においては各記憶ワードを格納するワード回路が一次元的に並列配置され,各ワード回路においては 1 ビットの記憶機能と一致・不一致検索のための論理演算機能を持つ CAM セルが一次元的に並列配置された構造になっている.結果として,CAM においては CAM セルが 2 次元的にアレイ配置された構造とな

っている. CAM での検索は, すべての CAM セ ルが活性化するため,高速な検索処理の反面, 消費電力が高いことが一般的な課題となっ ている.CAM の動的消費電力を抑えるため, 各ワード回路を複数のセグメントに分割し、 それらをパイプライン化する手法が知られ ている. 各ワード回路を複数のセグメントに 分割して先頭のセグメントから順番に検索 を行うことで,不一致を検出した段階で後続 のセグメントの動作を停止させることで,検 索に伴う動的消費電力を大幅に低減可能と なる.しかしながら,大容量の CAM では個々 の CAM セルのリーク電流が累積されるため, CAM セルの不揮発化とパワーゲーティングを 適用することで静的消費電力を抑制するこ とが重要となる.不揮発 CAM セルは更新頻度 の低いデータを格納すると同時に一致・不一 致検索のための論理演算機能を持つから前 述の不揮発機能ゲートと考えることができ 不揮発機能ゲート(不揮発 CAM セル)に基づ くパイプライン化されたワード回路におい て効率的にパワーゲーティングを実現する ことが重要である.

まずは,揮発性の CAM を取り上げ,海外(カ ナダ)の大学と共同で,従来のパイプライン 型 CAM に対して更なる高速化・低消費電力化 を可能にするアーキテクチャを考案した.パ イプラインフリップフロップにより分割さ れた各セグメントをすべてのワード回路に おいて共通に動作させる従来方式に対して、 ワード回路毎に独立して動作させることで, CAM アレイにおける無駄な動作を排除し,高 速化と低消費電力化を実現した.具体的には, 検索処理途中で後段パイプラインセグメン トでの演算が不要と判明し次第,次の検索キ ーワード入力に対して前倒しで検索処理を 行うことで,高速性と低消費電力性を両立で きる CAM を実現した.また,クロック信号を 用いた同期式パイプライン構成だけでなく、 クロック信号を用いない非同期式パイプラ イン構成にも展開し, CAM アレイ全体へのク ロック供給を排除することで更なる高速化 と低消費電力化を実現した.本成果の一部は, 非同期式回路・システムに関する世界でも著 名な国際学会(IEEE International Symposium on Asynchronous Circuits and Systems)に二度も採択された.

次に,不揮発性の MTJ 素子を用いた CAM を取り上げた・MTJ 素子は MOS トランジスタ上部に3次元積層できるため, CAM の基本コンポーネントであるセル回路をコンパクトに構成できた・また,不揮発記憶機能と論理為機能を一体化してセル回路を構成できる機能を一体化してセル回路を構成できるが見ため,素子数低減により更なるコンパクト化が可能となった・加えて,MTJ 素子は宇宙線によるソフトエラーに対して高い特長を育する MTJ 素子ベース CAM において,CMOS 回路の分に起因して MTJ 素子での予期しないデータ反転(ソフトエラー)が発生しないように,

MTJ 素子レベルの多重化あるいはトランジスタを含めた回路レベルの多重化による新規セル回路を考案した・ソフトエラーだけでなく、デバイス特性ばらつきによるエラー対策として MTJ 素子の多重化による新規セル回路も考案した・このような MTJ 素子ベース不回路 を CAM に細粒度パイプラインとパワーゲーティングを適用して、低消費電力化、高に類化を実現した・コンパクト化に加え、電信頼化を実現した・コンパクト化に加え、理に特化した CAM を認り上げたが、セル回路の演算機能を任意により上げたが、セル回路の演算機能を任意により上げたが、セル回路の演算機能を任意とないます。様々な演算処理を可能にする高性能なの道を拓くことが期待できる・

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

[雑誌論文](計2件)

Naoya Onizawa, <u>Shoun Matsunaga</u>, Vincent C. Gaudet, Warren J. Gross, and Takahiro Hanyu, "High-Throughput Low-Energy Self-Timed CAM Based on Reordered Overlapped Search Mechanism," IEEE Transactions on Circuits and Systems I, vol. 61, pp. 865-876, 2014.

查読有, DOI: 10.1109/TCSI.2013.2283997

Naoya Onizawa, <u>Shoun Matsunaga</u>, Vincent C. Gaudet, Warren J. Gross, and Takahiro Hanyu, "High-throughput CAM based on a synchronous overlapped search scheme," IEICE Electronics Express, vol. 10, pp. 20130148-1~20130148-9, 2013.

查読有, DOI: 10.1587/elex.10.20130148

[学会発表](計10件)

Naoya Onizawa, <u>Shoun Matsunaga</u>, and Takahiro Hanyu, "Design of a Soft-Error Tolerant 9-Transistor/6-Magnetic-Tunnel-Junction Hybrid Cell Based Nonvolatile TCAM," IEEE International NEWCAS Conference, 2014年6月24日,カナダ.

Naoya Onizawa, <u>Shoun Matsunaga</u>, Noboru Sakimura, Ryusuke Nebashi, Tadahiko Sugibayashi, and Takahiro Hanyu, "Soft-Delay-Error Evaluation in Content-Addressable Memory," IEEE International Symposium on Multiple-Valued Logic, 2014年5月21日,ドイツ.

Naoya Onizawa, <u>Shoun Matsunaga</u>, and Takahiro Hanyu, "A Compact Soft-Error

Tolerant Asynchronous TCAM Based on a Transistor/Magnetic-Tunnel-Junction Hybrid Dual-Rail Word Structure, "IEEE International Symposium on Asynchronous Circuits and Systems, 2014年5月12日,ドイツ. Best Paper Award 受賞.

松永翔雲,望月明,羽生貴弘,"ばらつき耐性を有するコンパクト・低電力不揮発 TCAMの構成,"電子情報通信学会総合大会,2014年3月20日,新潟.

Naoya Onizawa, <u>Shoun Matsunaga</u>, Vincent C. Gaudet, Warren J. Gross, and Takahiro Hanyu, "Probabilistic Search Schemes for High-Speed Low-Power Content-Addressable Memories," International Conference on Analog VLSI Circuits, 2013年10月18日, カナダ.

Magdalena Sihotang, Shoun Matsunaga, Ryusuke Noboru Sakimura, Nebashi. Yukihide Tsuji, Ayuka Morioka, Tadahiko Sugibayashi, Sadahiko Miura, Hiroaki Honjo, Keizo Kinoshita, Shoji Ikeda, Hideo Sato, Syunsuke Fukami, Masanori Natsui, Tetsuo Endoh, Hideo Ohno, and Takahiro Hanyu, "Design of a No-Standby Energy Pipelined LSI Processor Using MTJ-Based Nonvolatile Logic-in-Memory Architecture," IEEE International Solid-State Circuits Conference (Student Research Preview), 2013年2月17日, アメリカ.

Magdalena Sihotang, <u>Shoun Matsunaga</u>, and Takahiro Hanyu, "Fine-Grained Power-Gating Scheme of a Nonvolatile Logic-in-Memory Circuit for Low-Power Motion-Vector Extraction," IEEE NEWCAS Conference, 2012年6月20日,カナダ.

Naoya Onizawa, <u>Shoun Matsunaga</u>, Vincent C. Gaudet, and Takahiro Hanyu, "High-Throughput Low-Energy Content-Addressable Memory Based on Self-Timed Overlapped Search Mechanism," IEEE International Symposium on Asynchronous Circuits and Systems, 2012年5月7日, デンマーク.

松永 翔雲,羽生 貴弘, "不揮発論理ゲートに基づく細粒度パイプライン回路の構成," 電子情報通信学会総合大会,2012年3月20日,岡山.

マグダレナ シホタン, 松永 翔雲, 羽生 貴弘, "MTJ/MOS ハイブリッド構造に基づく待機電力フリー不揮発 SAD 回路の構成と評価," 多値論理とその応用研究会, 2012年1月8日, 宮崎.

[図書](計0件)

〔産業財産権〕 出願状況(計3件)

名称:不揮発性連想メモリセル 発明者:羽生貴弘,<u>松永翔雲</u>,望月明,

遠藤哲郎,大野英男

権利者:東北大学

種類:特許

番号:特願 2014-062766 出願年月日:2014年3月25日

国内外の別:国内

名称:半導体記憶装置及びその駆動方法 発明者:羽生貴弘,<u>松永翔雲</u>,鬼沢直哉,

ヴィ. ガウ<mark>デット</mark>

権利者:東北大学

種類:特許

番号:PCT/JP2013/62791 出願年月日:2013年5月3日

国内外の別:国外

名称:半導体記憶装置及びその駆動方法 発明者:羽生貴弘,<u>松永翔雲</u>,鬼沢直哉,

ヴィ ガウデット

権利者:東北大学

種類:特許

番号:特願 2012-105558 出願年月日:2012 年 5 月 6 日

国内外の別:国内

取得状況(計0件)

〔その他〕 ホームページ等

6. 研究組織

(1)研究代表者

松永 翔雲 (MATSUNAGA, SHOUN) 東北大学・省エネルギー・スピントロニク ス集積化システムセンター・研究支援者

研究者番号:80551564