

平成 28 年 6 月 17 日現在

機関番号：82118

研究種目：基盤研究(B)（一般）

研究期間：2012～2015

課題番号：24310077

研究課題名（和文）加速器応用を目指したSiCスイッチ素子開発

研究課題名（英文）DEVELOPMENT OF THE SiC POWER MODULE FOR THE ACCELERATOR CELL DRIVER

研究代表者

岡村 勝也 (OKAMURA, KATSUYA)

大学共同利用機関法人高エネルギー加速器研究機構・加速器研究施設・准教授

研究者番号：50415048

交付決定額（研究期間全体）：（直接経費） 13,800,000円

研究成果の概要（和文）：加速セルドライバー用の新型SiC-JFETパワーモジュールを開発した。本パワーモジュールは2.4kVの高耐圧SiC-JFETを2in1構成で接続し、両面冷却構造のよりkWクラスの放熱を可能にすることを目指した革新的なものである。

評価試験の結果、放熱性能では設計値には及ばなかったものの従来品の約2倍となる400Wの放熱が可能であることが実証された。スイッチング性能においては従来品と同等以上であることが示された。また、本パワーモジュールと従来素子を組み合わせたハイブリッド構成のスイッチング電源を試作し、1MHz相当のパルスを発生することが実証された。

研究成果の概要（英文）：A SiC-JFET Power Module for the accelerator cell driver has been developed, which is a novel innovative device that has the scheme of 2 in 1 construction of 2.4 kV high voltage JFET and that have the heat exhaust capacity of kW range. The performance evaluation tests exhibit that the device has the heat exhaust capability of 400 W, the value of which is twice higher than the conventional device and that the switching performance is better than the conventional device. Also a prototype switching power supply utilizing the developed device was assembled, which proved the capability of equivalent 1 MHz operation.

研究分野：パルスパワー

キーワード：誘導加速 高繰り返し パワーモジュール パルス電源

1. 研究開始当初の背景

加速器には様々な大電力パルス機器が使用される。電流、電圧、パルス幅、繰り返し、duty factor 等によって使用されるスイッチング素子は異なる。しかし、その多くはいまでもサイラトロン等の電子管である。しかし電子管は寿命短さが課題であり、その大幅な改善は今後も見込めそうにもないため、近年、高繰り返し、早い On/Off 特性の要求から半導体スイッチへの期待が高まっている。それにも関わらずパワー半導体への移行はなかなか進んでいないというのが現状である。主たる要因は耐電圧と出力電流にある。耐電圧、出力電流の高い要求に応えるには直並列構成は不可欠であり構成の複雑化が避けられなかった。また、放射線強度の高い環境下での使用は限定的にならざるを得なかつた。その様な状況下、各国が次世代パワー半導体として国家プロジェクトとしてこの 15 年程推進して來た SiC 素子が漸くメーカーからリリースされ始めている。我々のグループでも数年前か SiC-JFET のカスタムパッケージの開発に取り組み、実際の加速器に用い、ビーム加速に成功するなどある程度の成果を上げていた。

2. 研究の目的

本研究ではこれまでの我々の取り組みをさらに発展させ、絶縁基板、パッケージ充填材質等の選択と配置決め等の放熱最適設計を行い、革新的な 3 次元的放熱により 1kW の排熱能力を持ったパッケージを開発することによって 2kV-50A-1MHz の連続通電が可能な超高性能の半導体パワーデバイスを実証し、加速器電源に供することを目的とする。

3. 研究の方法

最初に 3D 放熱構造を持つパッケージを熱解析による最適化を行いながら設計し、ダミー素子を内蔵したモックアップパッケージを製作し、放熱性能を検証する。次にこの結果を受けてパッケージ構造の改良を行い、実際の SiC-JFET 素子を封入した実パッケージを製作する。実パッケージは放熱性能を検証するだけでなく、単体での電気特性も取得する。さらに実パッケージを用いてスイッチング電源を製作し、1 MHz の動作を検証する。

4. 研究成果

(1) パッケージ構造の基本設計

本研究で開発するパワーモジュールはその内部において 2 直列とし、中間電位も外部に引き出し点を持ついわゆる 2in1 構成とする。このことにより最小 2 個のデバイスでフルブリッジ回路構成のパルス電源を製作することが可能になり、さらに素子間の外部配線の簡略化が可能になり、配線の寄生インダクタンスに起因する過渡振動電圧の発生を抑制することが期待される。また、通電損失

を低減するためにパッケージ内部においてデバイスチップを 2 並列することとする。図 1 にパッケージ内の内部接続を示す。




図 1 パッケージ内の接続

また、3 次元放熱により高放熱を達成するための具体的構造案として図 2 に示す構造を立案した。




図 2 パッケージ構造

このパッケージは 1) SiC-JFET とそれを両側から挟む形でダイボンディングした銅タングステンブロックのヒートスプレッダ（熱拡散ブロック）と 2) セラミック絶縁基板の両面に銅パターンを貼付けた上下の基板（基板 1 と基板 2）を積層することで構成する。絶縁基板の表面には銅板を用いて電流経路を形成し、上下の基板の電流が作り出す磁界を互いに打ち消しあう構造として配線インダクタンスの低減を図っている。図 2 は 1) と 2) を分解して示している。また、ヒートスプレッダブロックの周囲は PEEK 材を加工したフレームで囲い、ヒートスプレッダ間のデバイス周辺の空間にエポキシ樹脂を充填することで電気的に絶縁する設計である。基板単体の外観を図 3 に、完成したモジュールの外観を図 4 に示す。




図3 エポキシ充填後の基板





図4 完成モジュール外観

(2) 試作モジュールの放熱性能（熱解析と実測）

有限要素法解析ソフトウェア “ANSYS®” を用いて試作モジュールの放熱性能を事前評価した。解析結果を図5に示す。




図5 試作モジュールの熱解析結果

この解析結果によれば、パッケージ内でトータル 1kW の損失が発生したときの半導体チップの最高温度上昇は 160 K となった。

次に実際に試作したモジュールを用いて放熱性能評価を実施した。




図6 試作モジュールの放熱特性

この結果によれば、発熱量 400 W において温度上昇 230 K であり、事前に実施した解析結果とは大きく異なることとなった。この不一致の理由としては半導体チップとヒートスプレッダブロック間の接合不良が考えられる。開発したモジュールでは熱伝導特性の向上と配線インダクタンスの抑制を図るために、従来のアルミワイヤーボンディングや半田接合に替わり、銀ナノペーストを用いた面接合方式を採用していたが、十分な電気伝導度を得るために半導体チップの表面状態が重要な管理項目である。そのため本開発では半導体チップ表面を前処理として、不要なアルミ層を除去し Ag/Au メッキを行っていたが、目視観察により、均一なメッキにはいたっていないことがわかつている。この結果半導体チップと放熱ブロックとの接合が不十分になってしまったと考えられる。

(3) スイッチング試験

完成したモジュールを用いて単体のスイッチング試験を実施した。従来素子とのスイッチング波形の比較を図7に示す。ターンオン時間、ターンオフ時間ともにほぼ同等の性能が得られることがわかつた。しかし、電圧をこれ以上上げようと試みたところ、ゲートに負バイアスを与えていたにも関わらず、パルス的に電流が流れ、直流電圧を維持することができなくなった。この降伏電圧は電圧印加を繰り返すとともに低下する傾向であった。これはエポキシモールドの不完全さによりボイド放電を起こしたためと考えられる。




図7 従来素子と新開発素子のスイッチング波形比較

(4) パルス電源の試作と評価

新開発のパワーモジュールを用いてスイッ

チング電源を試作した。但し、新開発のパワーモジュールは素子評価実験において故障が発生したため、試作に供することができたのは最終的に1個だけとなつたため、パルス電源は従来型素子2個と新パワーモジュール1個のハイブリッド構成とした。試作スイッチング電源の外観を図8に示す。アーム1、アーム2が新型のパワーモジュールで、アーム3とアーム4が旧タイプのディスクリート素子で構成されている。




図8 試作スイッチング電源

さらに本スイッチング電源を用いて1MHz相当のバーストモード動作試験を実施した。出力の電圧、電流波形を図9に示す。図9はバーストの先頭と最後の各2ショットの波形を示しているが安定した波形が得られていることがわかる。




図9 スイッチング電源出力波形

(5)まとめ

加速セルドライバー用の新型SiC-JFETパワーモジュールを開発した。本パワーモジュールは2.4kVの高耐圧SiC-JFETを2in1構成で接続し、両面冷却構造のよりkWクラスの放熱を可能にすることを目指した革新的なものである。

評価試験の結果、放熱性能では設計値には及ばなかったものの従来品の約2倍となる400Wの放熱が可能であることが実証された。スイッチング性能においては従来品と同等以上であることが示された。また、本パワーモジュールと従来素子を組み合わせたハイブリッド構成のスイッチング電源を試作し、1MHz相当のパルスを発生することが実証された。しかし、素子表面処理の不完全さに起因すると思われる伝熱特性の不十分さとエポキシモールドの不完全さという課題が残る結果となり、今後、さらに研究を成熟させる必要がある。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

〔学会発表〕(計 5件)

- ①岡村勝也、超高繰り返しパルスパワー用SiC-JFETパワーモジュールの開発、平成27年電気学会基礎・材料・共通部門大会、平成27年9月18日、金沢大学(石川県金沢市)
- ②岡村勝也、高耐圧・高放熱SiC-JFETパワーモジュールの開発と加速器への応用、平成26年電気学会基礎・材料・共通部門大会、平成26年8月22日、信州大学(長野県長野市)
- ③K. Okamura, Development of High Power and Low Inductance SiC-JFET Power Module for Hith Repetition Rate Pulsed Power, 5th Euro-Asian Pulsed Power Conference, Sep. 8-12 (2014), Kumamoto University, Kumamoto City, Kumamoto Prefecture (Japan)
- ④K. Okamura, SiC-JFET Switching Power Supply toward for Induction Ring Accelerators, International Particle Accelerator conference 2014, June 15-20 (2014), Dresden (Germany)
- ⑤K. Okamura, Beam Acceleration Experiment with SiC Based Power Supply and The Next Generation SiC JFET Package, The International Conference on silicon Carbide and Related Materials, Sep. 29-Oct. 4 (2013), Phoenix Seagaia Resort, Miyazaki City, Miyazaki Prefecture (Japan)

〔産業財産権〕

- 出願状況(計 1件)

名称：半導体モジュールおよび半導体スイッチ

発明者：岡村勝也、高山健、和氣正芳

権利者：高エネルギー加速器研究機構

種類：特許

番号：特願2014-109072

出願年月日：平成26年5月27日

国内外の別：国内

6. 研究組織

(1)研究代表者

岡村 勝也 (OKAMURA, Katsuya)

大学共同利用機関法人高エネルギー加速器研究機構・加速器研究施設・准教授

研究者番号：50415048

(2)研究分担者

高山 健 (TAKAYAMA Ken)

大学共同利用機関法人高エネルギー加速器研究機構・加速器支援センター・特別教授

研究者番号： 20163321

(3) 研究分担者

和氣 正芳 (WAKE Masayoshi)

大学共同利用機関法人高エネルギー加速
器研究機構・超電導工学センター・功労職
員

研究者番号： 90100916