

科学研究費助成事業 研究成果報告書

平成 29 年 6 月 5 日現在

機関番号：11501

研究種目：基盤研究(C)（一般）

研究期間：2012～2016

課題番号：24500003

研究課題名（和文）省メモリ環境下における量子計算機の能力の解析

研究課題名（英文）On the power of space bounded quantum computers

研究代表者

中西 正樹（Nakanishi, Masaki）

山形大学・地域教育文化学部・准教授

研究者番号：40324967

交付決定額（研究期間全体）：（直接経費） 3,500,000円

研究成果の概要（和文）：量子計算機は古典計算機と異なり量子力学に基づく動作をする。したがって、量子計算機向けのアルゴリズム（量子アルゴリズム）は従来のアルゴリズムとは根本から異なるものであり、それゆえ従来のアルゴリズムでは成し得ない高速化を達成できると考えられている。しかしながら、量子計算機の能力には未知な点が多く、その解明のため様々な理論的研究が行われている。本研究では、メモリに制約を置くことにより、量子計算機の能力がどのように制限されるかを解明することにより、量子計算機が有効に働く状況を解明した。また量子アルゴリズム開発環境の核となる量子アルゴリズムシミュレータをハードウェアを用いて実装し高速化を行った。

研究成果の概要（英文）：Quantum computers, whose behavior is governed by quantum physics, run in a completely different way from classical computers. Thus, quantum algorithms have also different aspects from classical algorithms. Therefore, it is considered that quantum algorithms can be much faster than classical algorithms. However, the power of quantum computers has not been completely analyzed yet, and much effort has been devoted to researches on it. In this research, we imposed restrictions on memory resources, and analyzed the power of such restricted quantum computation models. As a result, we showed gaps between quantum and classical models. We also developed a fast hardware quantum computer simulator, which is a core of a quantum algorithm development environment.

研究分野：量子計算理論

キーワード：量子コンピュータ 量子オートマトン カウンタオートマトン プッシュダウンオートマトン 有限オートマトン 量子コンピュータシミュレータ 量子アルゴリズム

1. 研究開始当初の背景

(1) 量子計算機の実現について - 小規模量子計算機の実現可能性 -

量子計算機は従来の計算機（以後、古典計算機と呼ぶ）と比べて高速に問題を解くことができるため、大きな注目を集めている。量子計算機は量子力学の枠組みで計算機を構築することになるため、その実装には高度な技術が必要となるが、現在、様々な実装技術の研究が進展しており、実現の可能性が高まっている。しかし、将来、量子計算機が実現される初期の段階では、その規模は（実用的な大きさではあるものの）小規模なものになると予想される。

(2) 小規模な量子計算機の能力 - 従来の計算機に対する優位性 -

量子計算機上で実行可能な演算は量子力学に起因する制約上、可逆な演算でなければならない。このことは、量子計算機上での処理は、その履歴を何らかの形で記憶する必要があることを意味し、この履歴がメモリを消費することになる。また、これが原因で、小規模（＝省メモリ）な量子計算機では、場合によっては古典計算機よりも能力が低くなることが知られている。

その一方で、小規模な量子計算機であっても、特定の演算においては古典計算機よりも能力が優れていることが知られている。本研究では、このような小規模、つまり、省メモリ環境下における量子計算機の優位性を、多方面から検証することが目的である。

2. 研究の目的

(1) 省メモリ量子計算機向けの計算モデルの能力の解析

量子計算モデルとして各種量子オートマトンを取り上げ、古典オートマトンとの能力の比較を行う。オートマトンはメモリ量に制約が付いた計算機のモデルとみなすことができるため、量子オートマトンの能力を解析することで、省メモリ量子計算機の長所・短所を見極めることができる。本研究では、以下の点を中心に、幅広く省メモリ量子計算機のモデルの解析を行う。

量子オートマトンで計算できるが、古典オートマトンでは計算できない関数の特徴付け。

また、逆に、古典オートマトンでは計算できるが、（可逆性の制約のため）量子オートマトンでは計算できない関数の特徴付け。

(2) 省メモリ量子計算機におけるエラーなし計算

量子計算機向けアルゴリズムの多くは確率アルゴリズムであり、場合によっては正答率を上げるために複数回実行する必要がある。しかしながら、実用規模の量子計算機が実現される初期の段階では、量子計算機上でのアルゴリズムの実行は（金銭的な意味も含

めて）コストが高くなることが予想される。したがって、確率アルゴリズムではなく、一度の実行で誤りなく確実に答えを得ることができるエラーなし計算アルゴリズムが重要になる。本研究では、将来、実用規模の量子計算機が実現される初期の段階を想定し、省メモリ量子計算機向けのエラーなし計算アルゴリズムの開発を行う。この結果により、小規模な量子計算機でも実用上の役に立つことを示す。

(3) 量子コンピュータシミュレータの開発

量子アルゴリズムの多くは確率アルゴリズムであるため、その振る舞いを解析的に調べるのが困難な場合があり、その際にはシミュレーションによる検証が有効になる。我々は過去に量子計算シミュレーション手法を開発しており、これを利用して量子計算機シミュレータの開発・実装を行う。

3. 研究の方法

(1) 省メモリ量子計算機向けの計算モデルの能力の解析

省メモリ量子計算機のモデルとして量子オートマトンに着目し、認識できる言語のクラス（＝計算できる関数のクラスとみなせる）を特徴付けることで、古典計算機との能力の差を解明する。具体的には、特定の量子オートマトンを取り上げ、ある言語について、量子オートマトンで認識できるが、対応する古典オートマトンでは認識できないことを示す。つまり、量子オートマトンでは計算できるが古典オートマトンでは計算できない関数が存在することが言え、量子計算の優位性が示せる。これにより、量子計算の能力がどこに由来するのかを見極めることができ、省メモリ量子計算機の研究にとって有用な知見となりうる。

(2) 省メモリ量子計算機におけるエラーなし計算

「省メモリ量子計算機向けの計算モデルの能力の解析」の研究により、省メモリ量子計算機が得意とし、かつ、古典計算機が苦手とする状況についての知見が得られていることが期待できる。これをもとに、特定の問題を解く省メモリ量子計算機向けのエラーなしアルゴリズムを開発する。

省メモリ量子計算機（量子オートマトン）におけるエラーなし計算の既知の結果については、我々のグループの成果の他には数件しか報告されていない現状を踏まえ、我々の過去の成果をもとに、それらを発展させることを第一歩とする。

(3) 量子コンピュータシミュレータの開発

量子アルゴリズムはある種の並列アルゴリズムと考えられるため、並列計算が可能なハードウェアによる実装が親和性が高いと考えられる。そこで、本研究では、量子アル

ゴリズムをシミュレートするハードウェアの開発を行う。

量子アルゴリズムのシミュレーションでは量子コンピュータの計算の状況を記録するのに多くのメモリ領域を使用するため、メモリアクセスがボトルネックとなる。本研究では、このボトルネックの解消を主な目的とした。

4. 研究成果

(1) 非決定性量子通信計算モデルの能力の解析

量子分散計算環境における、通信計算量の解析を行った。具体的には、number-in-hand および number-on-forehead の 2 つのモデルにおける強非決定性量子通信計算量を通信テンソルの階数で特徴付けることに成功した。また、number-on-forehead のモデルのもとで、分散計算の参加者数が $o(\log \log n)$ のとき $NQP \neq BQP$ となることを示した。

(2) ガーベッジテープを持つ量子プッシュダウンオートマトンの能力の解析

量子計算モデルはその可逆性の制約のため、メモリアクセスに制約を設けると古典計算モデルよりも能力が劣ってしまう場合がある。一方で、量子計算モデルに書き込み専用のメモリを付加することで能力が向上する場合があることも知られている。古典計算モデルにおいては書き込み専用メモリは能力の向上に寄与しないものであるため、このことは量子計算モデル特有の現象と言える。本研究では、量子プッシュダウンオートマトンに書き込み専用のメモリを付加することで可逆性の制約を緩和し、古典計算モデルよりも能力を高くできることを示した。

具体的には、ある種のプロミス付き問題に対して、書き込み専用メモリを持つ量子プッシュダウンオートマトンでは誤りなく解くことができるが、古典決定性プッシュダウンオートマトンでは解くことができないことを示した。

(3) 量子カウンタオートマトンの能力の解析

量子カウンタオートマトンは量子有限オートマトンにカウンタを付加したモデルである。本研究では、量子カウンタオートマトンの計算能力の解析を行った。具体的には、ある種のプロミス付き問題に対して、量子カウンタオートマトンでは誤りなく解くことができるが、決定性カウンタオートマトンでは解くことができないことを示した。また、古典モデルの能力の解析も行い、1 方向ラズベガス 1 カウンタオートマトンと 1 方向決定性 1 カウンタオートマトン間でも同様の能力差を示す結果を得た。さらには量子アルゴリズムの考え方を古典アルゴリズムに適用することにより、従来は 1 方向確率 1 ブラインドカウンタオートマトンでは認識できない

と予想されていた言語に対して、それを認識するアルゴリズムを開発した。

(4) アフィンカウンタオートマトンの能力の解析

量子計算モデルに非常に近い性質を持つアフィンオートマトンについて、その能力の解析を行った。アフィンオートマトンは量子オートマトンに比べて解析しやすいモデルであると同時に、量子オートマトンをよく特徴付けることが知られている。このため、アフィンオートマトンを解析することで量子オートマトンの持つ性質を解明できることが期待される。本研究ではアフィン有限オートマトンにカウンタを付加したアフィンカウンタオートマトンについて、エラーなし計算のもとでの能力を解析した。結果として、ある種のプロミス付き問題に対して、アフィンカウンタオートマトンでは誤りなく解くことができるが、古典決定性カウンタオートマトンでは解くことができないことを示した。

(5) 量子計算機シミュレータの開発

量子アルゴリズムのシミュレーションでは量子コンピュータの計算の状況を記録するのに多くのメモリ領域を使用するため、メモリアクセスがボトルネックとなる。本研究では、まず、このボトルネックの解消を図った。また、ハードウェア上にシミュレータを実装する上で高速化を阻害するもう一つの要因として、複雑なレジスタ間ネットワークが挙げられる。このレジスタ間ネットワークを単純化することでさらなる高速化を目指した。また、実際に FPGA 上に実装し、実験によりその有用性を示した。

次に、GPGPU 上に量子アルゴリズムシミュレータを実装することにより、高速化を目指すことを目標とした。GPGPU は超並列計算を行えるデバイスであり、FPGA 上への実装と同様に量子アルゴリズムのシミュレーションに向いていると考えられる。GPGPU 上への実装においても、メモリアクセスがボトルネックとなるため、キャッシュの有効利用という観点からボトルネックの解消を図った。さらには実際に GPGPU 上への実装を行い、実験によりその有用性を示した。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文](計 9 件)

M. Nakanishi and A. Yakaryilmaz, "Affine counter automata," available at arXiv:1703.04281, 2017. 査読なし <https://arxiv.org/abs/1703.04281>

A. Ambainis, K. Iwama, M. Nakanishi, H.

Nishimura, R. Raymond, S. Tani, and S. Yamashita, "Quantum query complexity of almost all functions with fixed on-set size," computational complexity, vol.25, no.4, pp.723-735, 2016. 査読有
DOI: 10.1007/s00037-016-0139-6

M. Nakanishi, N. Morioka, and K. Shoji, "Cache-aware quantum circuit simulation on a GPGPU," Proc. of the 16th Asian Quantum Information Science Conference (AQIS2016), pp. 11-12, 2016. 査読有

M. Nakanishi, M. Matsuyama, and Y. Yokoo, "A Fast Quantum Computer Simulator based on Register Reordering," IEICE Trans. Inf. & Syst., vol.E99-D, no.2, pp.332-340, 2016. 査読有
DOI: 10.1587/transinf.2015EDP7260

M. Nakanishi and A. Yakaryılmaz, "Classical and Quantum Counter Automata on Promise Problems," Proc. of the 20th International Conference on Implementation and Application of Automata (CIAA 2015), LNCS 9223, pp. 224-237, 2015. 査読有
DOI: 10.1007/978-3-319-22360-5_19

M. Nakanishi, "Quantum Pushdown Automata with a Garbage Tape," Proc. of the 41st International Conference on Current Trends in Theory and Practice of Computer Science (SOFSEM 2015), LNCS 8939, pp. 352-363, 2015. 査読有
DOI: 10.1007/978-3-662-46078-8_29

M. Nakanishi, M. Matsuyama, and Y. Yokoo, "A quantum algorithm processor architecture based on register reordering," Proc. of the 22nd IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC 2014), pp. 1-6, 2014. 査読有
DOI: 10.1109/VLSI-SoC.2014.7004175

M. Villagra, M. Nakanishi, S. Yamashita, and Y. Nakashima, "Tensor rank and strong quantum nondeterminism in multiparty communication," IEICE Trans. Inf. & Syst., vol.E96-D, no.3, pp.1-8, 2013. 査読有
DOI: 10.1587/transinf.E96.D.1

M. Villagra, M. Nakanishi, S. Yamashita, and Y. Nakashima, "Tensor rank and strong quantum nondeterminism

in multiparty communication," Proc. of the 9th Annual Conference on Theory and Applications of Models of Computation (TAMC2012), pp. 400-411, 2012. 査読有
DOI: 10.1007/978-3-642-29952-0_39

[学会発表](計5件)

中鉢大喜, 中西正樹, "FPGA を用いた正則グラフ上の量子ウォークのシミュレーション", 第35回量子情報技術研究会, 2016年11月24日~25日, 高エネルギー加速器研究機構(茨城県つくば市).

M. Nakanishi, "Quantum Pushdown Automata with Garbage Space," Poster presentation at the 17th Conference on Quantum Information Processing (QIP2014), 2014年2月3日~2月7日, バルセロナ(スペイン).

M. Matsuyama, Y. Yokoo, and M. Nakanishi, "A Hardware Quantum Circuit Simulator Architecture based on Register Reordering," Poster presentation at the 17th Conference on Quantum Information Processing (QIP2014), 2014年2月3日~2月7日, バルセロナ(スペイン).

中西正樹, "ガーベッジテープを持つ量子プッシュダウンオートマトン," 第29回量子情報技術研究会研究会, 2013年11月18日~11月19日, 早稲田大学(東京都新宿区).

松山美紀, 横尾優美, 中西正樹, "レジスタの並び替えによる確率振幅の選択を行うハードウェア量子回路シミュレータアーキテクチャ," 第29回量子情報技術研究会, 2013年11月18日~11月19日, 早稲田大学(東京都新宿区).

6. 研究組織

(1) 研究代表者

中西 正樹 (NAKANISHI, Masaki)
山形大学・地域教育文化学部・准教授
研究者番号: 40324967