科学研究費助成事業

研究成果報告書



機関番号: 1 2 6 0 1
研究種目: 若手研究(A)
研究期間: 2012~2014
課題番号: 2 4 6 8 6 0 4 4
研究課題名(和文)フェーズドアレイ光集積回路に基づく高速スキャニング光デバイスの研究
研究課題名(英文)Research on high-speed scanning optical devices based on phased-array photonic
Integrated circuits
研究代表者
MIDEN 2211 11 11 11 11 11 11 11 11 11 11 11 1
裡们 和大(Tallellula, Takuo)
市古大学・工学(系)研究社(研究院)・准教授
研究者番号:9 0 4 4 7 4 2 5
交付決定額(研究期間全体):(直接経費) 20,400,000円

研究成果の概要(和文):本研究では,マイクロ波帯において広く使われているフェーズドアレイアンテナを光の波長 帯に適用し,光集積回路上に実装することで,高速光スイッチング・スキャニング素子を実現することを目的とした. まず,これまでに開発した1×8フェーズドアレイ光スイッチを多入力に拡張することで,InP基板にモノリシックに集 積した8×8光スイッチマトリクスを実証した.さらに小型化を目指して,シリコン基板上に集積した8×8光スイッチマ トリクスを完成させた.並行して,自由空間においてビームスキャニングを行うチップを試作し,一次元スキャニング 機能を実証した.これらの技術は,光通信からセンシングまで,幅広い応用が期待される.

研究成果の概要(英文): In this project, we sought to apply phased-array antenna technology, which is widely used in the microwave frequency range, to the optical wavelength range and implement it on the photonic integrated circuits to realize high-speed optical switching and scanning devices. We first extended our previously developed 1x8 optical phased array switches to multi-input configuration to realize a monolithically integrated InP 8x8 matrix switch. We then developed ultra-compact 8x8 matrix switch by using silicon photonics platform. Concurrently, we fabricated optical beam-steering chip using the phased array scheme and demonstrated one-dimensional beam scanning. The developed technologies should have diverse applications including optical communication and sensing.

研究分野:光エレクトロニクス

キーワード: 光スキャナ 光スイッチ 光集積回路

1. 研究開始当初の背景

多数のアンテナをアレイ状に並べて電磁 波を送受信する「フェーズドアレイ技術」は, 機械的な駆動部分がなく,各アンテナの「位 相」を調節することで電子的にビームの入出 射方向を選択できるため、レーダーや無線通 信に広く用いられている.一方,フェーズド アレイを光の波長帯で実装する試みは停滞 している. 特に, 高速化・省電力化の観点か ら,半導体チップ上に集積した小型フェーズ ドアレイデバイスは非常に魅力的であり. 1990年代から国内外で基礎研究が行われて いるものの, 大規模な光集積回路を作製する 際の技術的なハードルが高く、未だ実用化に 結びついていない.しかし近年,光通信用デ バイスの発展に牽引されて、光集積回路の作 製技術が飛躍的に向上しており,多数の光位 相制御器をワンチップに搭載したフェーズ ドアレイの実現が一気に現実味を帯び始め ている.

2. 研究の目的

本研究では、マイクロ波帯において広く普及しているフェーズドアレイアンテナを1.55 µm 光通信波長帯に適用し、光集積回路上に 実装することで、一連の大規模・高速光スキ ャニングデバイスを実現することを目的と した.まず、半導体チップ上に多数の光位相 制御器を集積し、外部回路により光の位相を アダプティブに制御することで、N×N 光ス イッチマトリクスを実証する.さらに、光フ ェーズドアレイの出力を自由空間に出射さ せることで、高速かつコンパクトな光スキャ ニングチップを実現することを目的とした. これらの集積デバイスは、光ルータ、サーバ 間光配線、光無線通信、医療・バイオセンサ など、幅広い応用が期待される.

研究の方法

まず,これまでの1×8フェーズドアレイ 光スイッチを多入力に拡張し,InP集積8×8 光スイッチマトリクスの設計と試作を行っ た.設計にはフーリエ光学に基づく解析モデ ルを用い,最適なスラブ領域の長さ,導波路 幅,アレイピッチ,位相変調器数等のパラメ ータを抽出した.素子の作製には,これまで の技術とノウハウに基づき,塩素系反応性イ オンエッチングによる導波路作製,ポリイミ ドによる埋め込み,リフトオフによる電極形 成プロセスを用いた.

さらに、フェーズドアレイ光スイッチの小型化と低コスト化を図るために、 silicon-on-insulator (SOI)基板を用いた光スイ ッチの設計と試作を行った.まず、有限要素 法による数値計算により、熱光学位相変調器 の最適化設計を行った.その上で、原理検証 のため、1×8シリコン光スイッチを試作した. 試作した素子の測定評価結果を基に、設計パ ラメータの見直しを行い、8×8シリコン光ス イッチマトリクスを設計した.8×8光スイッ チは、多数の位相変調器を含む大規模な回路 になるため、外部シリコンファウンダリに依 頼して作製を行った.

上記と並行して、フェーズドアレイ回路からの光をチップ外に取り出し、ビームスキャ ニングチップとしての可能性を検証した.ま ず、基板側面から自由空間に光を出射させる ことで一次元スキャンを行うフェーズドア レイ素子を試作し、スキャニング特性を評価 するための光学測定系を構築した.まず、遠 視野像面に InGaAs 赤外カメラを設置し、各 位置に集光させるための駆動条件を抽出し、 その上で、遠視野像面にスリットパターンを 挿入して一次元スキャンを実施することで、 時間応答特性を評価した.

最後に,2次元光スキャニングチップの実 現に向けて,InP 基板の垂直方向に光を取り だすための光カプラの試作とフリップチッ プ実装技術の開発を行った.垂直光カプラは, ドライエッチングによる方法と,ウェットエ ッチングプロセスによる方法を比較検討し, 最適なプロセス条件を抽出した.並行して, 電極パターンを形成したシリコン基板を用 意し,フリップチップ実装プロセスの最適化 を行った.

4. 研究成果

図1に、設計したN×Nフェーズドアレイ 光スイッチマトリクスの模式図を示す.従来 の1×Nフェーズドアレイを入出力に配置す ることで、ノンブロッキングの光スイッチを 実現している. 図2に,8×8光スイッチング 特性の計算結果を示す. 5dB 以下の損失. 20dB 以上の消光比が得られることを確認し た. 上記の設計をもとに作製した 8×8 InP 光 スイッチの写真を図3に示す. 196 個の位相 変調器を集積しており,チップの大きさは, 14.3×7.2 mm²である. 図4に測定結果を示す. 全通信波長帯(1530-1560 nm)にわたって波 長無依存の良好な特性と 4.2ns 以下の高速光 スイッチングを実証した.本素子を用いて, 40Gb/s 波長多重光信号のスイッチング実験 も行い、エラーフリー特性を確認した.

次に,光スイッチの小型化を目指して,SOI 基板上に作製したシリコン光スイッチを図 5 に示す.この素子の評価結果を基に,図6に 示す 8×8 シリコン光スイッチを設計,作製 した.図7に8×8 光スイッチの測定結果を 示す.InP 光スイッチと同様の良好な特性が 得られている.一方,スイッチ部の大きさは 1.3×3.9 mm²に収まっており,InP 光スイッチ に比べて大幅の小型を実現した.

一方,上記と並行して試作した光スキャニ ングチップを図8に示す.25個の光位相変調 器を用い,チップ外に光を取りだすことで, 一次元光スキャニングを行う.一次元のスリ ットパターンをスキャニングした結果を図9 に示す.電流注入による発熱のため,数 ms 程度の遅い応答が見られたが,作製プロセス の最適化を行うことで電気抵抗を軽減し,キ ャリア効果によるナノ秒オーダーの高速ス キャン機能が実現できると見込んでいる.

最後に、二次元光スキャニングチップの実現に向けて、垂直結合器の作製技術とフリッ プチップ実装技術を開発した.図 10 に、各 種ウェットエッチング条件により形成した 傾斜ミラーを示す.最適な条件を用いること で、45°に近い反射鏡を形成できることを示 した.図 11 には、フリップチップ実装を行 ったチップ写真を示す.10Ω以下の接触抵抗 で良好に配線が行えることを実証した.

以上より、本研究開発期間内に、大規模か つ高速な光スイッチ・スキャニングチップに 関する要素技術の開発を行い、実現に向けて 目途を付けた.これらの集積デバイスは、 光ルータ、サーバ間光配線、光無線通信、 医療・バイオセンサなど、幅広い応用が期 待される.

5. 主な発表論文等 (研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計7件)

- ① M. Zaitsu, <u>T. Tanemura</u>, and Y. Nakano, "Numerical study on fabrication tolerance of half-ridge InP polarization converters," IEICE Trans. Electron., 査読有, vol. E97-C, no. 7, pp. 731-735, 2014.
- ② M. J. Kwack, T. Oyama, Y. Hashizume, S. Mino, M. Zaitsu, <u>T. Tanemura</u>, and Y. Nakano, "Compact optical buffer module for intra-packet synchronization based on InP 1×8 switch and silica- based delay line circuit," IEICE Trans. on Electron., vol. E96-C, no. 5, pp. 738-743, 査読有, 2013.
- ③ M. Zaitsu, <u>T. Tanemura</u>, A. Higo, and Y. Nakano, "Experimental demonstration of self-aligned InP/InGaAsP polarization converter for polarization multiplexed photonic integrated circuits," Opt. Express, vol. 21, no. 6, pp. 6910-6918, 查読有, 2013.
- ④ <u>種村拓夫</u>,中野義昭, "InP 光集積回路による高速光スイッチ技術,"光学,査読無,vol. 42, no. 5, pp. 249-255, 2013 年 5 月.
- ⑤ M. J. Kwack, T. Tanemura, A. Higo, and Y. Nakano, "Monolithic InP strictly non-blocking 8×8 switch for high-speed WDM optical interconnection," Opt. Express, vol. 20, no. 27, pp. 28734-28741, 査読有, 2012.
- ⑥ I. M. Soganci, T. Tanemura, and Y. Nakano, "Integrated phased-array switches for large-scale photonic routing on chip," Laser & Photonics Reviews, vol. 6, no. 4, pp. 549–563, 査読有, 2012.
- ⑦ <u>種村拓夫</u>, 中野義昭, "InP 光集積回路によ る省エネルギー光スイッチング技術,"レ ーザー研究, 査読無, vol. 40, no. 5, pp. 344-350, 2012 年 5 月.















の測定結果





図 9. 1 次元光スキャニング結果.



図 10. ウェットエッチングにより形成した 集積傾斜ミラー



図 11. フリップチップ実装結果.

〔学会発表〕(計14件)

- <u>T. Tanemura</u>, L. Langouche, and Y. Nakano, "Strictly non-blocking 8×8 silicon photonic switch based on optical phased array," European Conference on Optical Communication (ECOC'15), 査読有, 採択 済, Valencia, Spain, Sept. 27-Oct. 1, 2015.
- ② 小松憲人,崔成漢,<u>種村拓夫</u>,中野義昭, "高速スキャニングに向けた InP 光集積フ ェーズドアレイの評価,"電子情報通信学 会技術研究報告,光エレクトロニクス研 究会(OPE2013),査読無,リゾーピア熱海 (静岡),2013年4月.
- ③ Y. Kawabata, M. Zaitsu, <u>T. Tanemura</u>, and Y. Nakano, "Proposal and experimental demonstration of monolithic InP/InGaAsP polarization modulator," European Conference on Optical Communication (ECOC'14), 査読有, Tu.4.4.4, Nice, France, Sept. 23, 2014.
- ④ M. Cui, T. <u>Tanemura</u>, and Y. Nakano, "1×N Nyquist-sampling phased-array switch for extinction ratio improvement," 2014 年電子 情報通信学会ソサエティ大会,査読無, C-3-8,徳島大学(徳島), 2014 年 9 月.
- ⑤ <u>種村拓夫</u>,中野義昭, "InP 光集積回路に よる光スイッチング/偏波制御技術",電 子情報通信学会 集積光デバイスと応用技 術時限研究専門委員会(IPDA),査読無, 鬼怒川温泉ホテル(栃木),2014 年 1 月 31 日.
- ⑥ C. Chen, A. Higo, M.-J. Kwack, T. Tanemura, and Y. Nakano, "Demonstration of 1×8 silicon photonic switch based on optical phased array," 18th OptoElectronics and Communications Conference / Photonics in Switching (OECC/PS 2013), 査読有, ThM1-5, Kyoto, July 4, 2013.

- ⑦ M. Zaitsu, <u>T. Tanemura</u>, and Y. Nakano, "Efficiency and fabrication tolerance of half-ridge InP/InGaAsP polarization converters," *18th OptoElectronics and Communications Conference / Photonics in Switching (OECC/PS 2013)*, 査読有, WL3-1, Kyoto, July 3, 2013.
- ⑧ 郭命俊,種村拓夫,肥後昭男,中野義昭, "InP フェーズドアレイ技術による集積光 マトリクススイッチの開発,"2013 年電子 情報通信学会総合大会,査読無,C3-53,岐 阜大学(岐阜),2013 年 3 月 22 日.
- ⑨ 陳超, 肥後昭男, 郭命俊, <u>種村拓夫</u>, 中野 義昭, "1×8フェーズアレイ型シリコン光 スイッチの試作と評価," 電子情報通信学 会総合大会, 査読無, C-3-54, 岐阜大学(岐 阜), 3月 22 日 (2013).
- M. Zaitsu, <u>T. Tanemura</u>, A. Higo, and Y. Nakano, "Self-aligned InP/InGaAsP polarization converter for polarization-multiplexed photonic integrated circuits," *Optical Fiber Communication Conference (OFC'13)*, 査読有, OTh4I.3, Anaheim, Mar. 21, 2013.
- M. J. Kwack, T. Tanemura, A. Higo, and Y. Nakano, "Demonstration of InP phased-array 8×8 high-speed optical switch matrix," IEICE Technical Report (OPE2013), 查読無, 大阪 大学(大阪), Jan, 2013.
- M. J. Kwack, <u>T. Tanemura</u>, A. Higo, and Y. Nakano, "Monolithic InP strictly non-blocking 8×8 switch for high-speed WDM optical interconnection," *European Conference on Optical Communication (ECOC'12)*, 査読有, Post-Deadline Paper, Th.3.B.3, Amsterdam, the Netherland, Sept. 20, 2012.
- ① <u>T. Tanemura</u>, "Monolithic InP switches based on optical phased array," Workshop on Progress in Optical Routers and Buffers, Int. Conf. Photonics in Switching (PS'12), 查読 無(招待講演), Corsica Island, France, Sept. 14, 2012.
- Y. Nakano and <u>T. Tanemura</u>, "Progress of InP monolithically integrated photonic circuits for switching and digital processing," *17th OptoElectronics and Communications Conference (OECC'12)*, 査読無(招待講演), Busan, Korea, July 2-6, 2012.

〔図書〕(計0件)

〔産業財産権〕 〇出願状況(計0件)

○取得状況(計0件)

〔その他〕 ホームページ等 http://www.ee.t.u-tokyo.ac.jp/~nakano/lab/index. html

6. 研究組織

(1)研究代表者
種村 拓夫(TANEMURA, Takuo)
東京大学・大学院工学系研究科・准教授
研究者番号:90447425

(2)研究分担者 なし

(3)連携研究者 なし