科学研究費助成事業

平成 28年 6月 4日現在

研究成果報告書

276 TL

研究成果の概要(和文):スパッタ堆積で作製したTiN/Geコンタクトは、フェルミレベルピンニング(FLP)位置を伝 導帯側に大きく変調し、低い電子障壁が実現できる。TiN/Geの界面構造を調べた結果、界面に厚さが1-2 nmの窒素を含 むアモルファス界面層(a-IL)が存在し、このa-ILがFLP変調に重要な役割を果たしている。TiN/Geをソース/ドレイン (S/D)に用いたn-MOSFETでは、a-ILの厚さが薄いため、S/D寄生抵抗が1400 と大きい。S/Dを埋め込み構造にして寄 生抵抗を100 迄低減した。HfGe/Geの代わりにPtGe/GeをS/Dに用いて、S/D寄生抵抗を50 迄低減した。

研究成果の概要(英文): TiN/Ge contacts, prepared by direct sputter deposition, can alleviate the intrinsic Fermi-level pinning (FLP) position toward the conduction band edge. Investigations on both the electrical properties and interfacial structures of TiN/Ge contacts showed that an amorphous interlayer containing nitrogen played an important role in the alleviation. A thickness of a-IL was 1-2 nm. Based on these results, interfacial dipole model was proposed to explain the FLP alleviation. The n-MOSFET was fabricated using the TiN/Ge contact as source/drain (S/D). The S/D parasitic resistance was as high as 1400 . The parasitic resistance could be decreased down to 100 using the embedded S/D structure.

The p-MOSFET was also fabricated using the HfGe/Ge contact as S/D. The S/D parasitic resistance was as high as 300 . The parasitic resistance could be decreased down to 50 using the PtGe-S/D.

研究分野:半導体工学

キーワード: Ge半導体 高性能デバイス 電子材料 絶縁膜 金属/半導体コンタクト

1. 研究開始当初の背景

Si-ULSI は、MOSFET(金属/酸化膜/半導体-電界効果トランジスタ)のスケーリングにより高性能化(高速・低消費電力化)を達成してきたが、Si 材料物性の制約から物理的限界を迎えている。このため、次世代の高性能ULSIには、Si物性を遙かに凌駕する新材料の導入等により物性を極限まで引き出し、高移動度チャネルを実現することが不可欠となる。本研究では、チャネル材料としてGeに着目し、高性能Ge-CMOS(相補型MOS)実現のための基盤技術の確立を目指した。

Ge 結晶中のドーパント固溶限界は Si より 約1桁低く、拡散係数が大きいため、高濃度 で極浅のドープ層形成は困難である。このた め、pn 接合ソース/ドレイン (S/D)では寄生 抵抗増大の問題が Si の場合より深刻となる。 この課題はメタル S/D で解決できるが、Ge は Fermi Level Pinning (FLP)が強く、低い電子 障壁のコンタクトはできないと考えられてき た。 代表者は、TiN のスパッタ堆積によって 低い電子障壁コンタクトができることを世界 で初めて実証した。更に、Hf のスパッタ堆積 によって形成される HfGe/Ge コンタクトが低 い正孔障壁を持つことを見出していた。しか し、TiN/Ge コンタクトでなぜ FLP 変調が起こ るのか、その機構は不明であった。

更に、代表者等は、上述のコンタクト技術 を用いてメタル S/D型 n-および p-MOS を試作 し、デバイス動作を実証した。これは、メタ ル S/D型 Ge-CMOS 実現への道を拓く成果と 言える。しかし、電子および正孔のチャネル 移動度はそれぞれ 230 および 340 cm²/Vs で、 更なる向上が必要であった。また、n-MOS に 関しては、S/D の寄生抵抗が高いとの課題もあ った。これらの課題を解決するための研究を H25 年度より開始した。

2. 研究の目的

本研究では、TiN/Ge コンタクトが低い電子 障壁を示す機構を解明すること、n-MOSFET に於いてソースからチャネルへの電子注入効 率を高めるデバイス化技術を確立すること、 p-MOSFET では移動度を向上すること、を目 的に研究を実施した。以下、それぞれの課題 について、研究の方法と得られた成果を以下 に記す。

3. 研究の方法

(1)低い電子障壁の発現機構の解明

HF 洗浄した Ge 基板上に、80 nm の厚さの TiN をrf スパッタリングし(ターゲット:TiN)、 Al を真空蒸着し、直径 240 um のコンタクト をリフトオフ法で形成した。その後、350℃ または 600℃で 10 分間の N₂ 雰囲気中で PMA (Post metallization annealing) を行った。まっ た同じ方法(ターゲット:Ti)で、Ti/Ge コン タクトも準備した。

構造解析用の試料は、FIB マクロサンプリ ング法により、STEM 観察方向が膜の積層方 向と垂直になるよう切り出して、薄膜試料と した。STEM は JEOL 製 ARM-200F を用い、 加速電圧は 200 kV とした。

(2) TiN-S/D型 n-MOSFET の寄生抵抗低減 TiN/Ge コンタクトは Ge に対して低い電子 障壁高さを持つので、n-MOS のメタル S/D と して有望である。しかし、後述するように、 アモルファス界面層 (*a*-IL) の厚さが薄いた め、ソースから反転チャネルへの電子注入が 難しく、結果として S/D の寄生抵抗が高いと の課題がある。酸化膜換算膜厚 (EOT) を低 減すれば、チャネル抵抗が低減して電流駆動 力は向上する。しかし、S/D の寄生抵抗 (*R*_p) が大きい時には *R*_p が駆動電流を律速する。 本研究では、TiN-S/D 型 n-MOSFET における *R*_p を調査し、S/D の埋込み構造による *R*_p の 低減を検討した。

p形(100) Ge 基板を使用した。基板の化学 洗浄後、S/D 領域のパターニングを行い、 0.03%-H₂O₂を用いて S/D 領域を深さ 12 nm まで掘り込んだ。また、掘り込み無しの 試料も準備した。その後,S/D 領域に 30 nm-TiN を堆積し、400°C-30 min の PMA を 行った。続いてECR プラズマ酸化により2 nm の GeO₂を成長させ、引き続き 50 nm の SiO₂ を ECR スパッタリングで堆積した。その後、 400°C-30 min の PDA を行い、ゲート電極と して Al を真空蒸着・加工し、最後にコンタ クト電極を形成して TiN-S/D 型 n-MOSFET を作製した。(図 1) チャネル転(*W*) は 390 um である。



図 1. TiN-S/D Ge n-MOSFET の断面図.

(3) PtGe-S/D型 p-MOSFET の寄生抵抗低 減と高性能化

本研究開始前には、p-MOSのメタル S/D 材料として HfGe を使用してきた。この際のゲート絶縁膜の EOT は 50 nm 程度と厚くチャネル 抵抗が低いため、チャネル(正孔)移動度は

チャネル長(L)に依存しなかった。しかし、 薄い EOT の MOS デバイスを試作した結果、 チャネル移動度が L に依存する特性が得られ た。これは、HfGe 層のシート抵抗が高いこと に起因している。HfGeの抵抗が高い原因とし て、HfGeは酸化されやすこと、アモルファス 構造であること、等が考えられる。このため、 電流駆動力の向上には S/D の見直しが必要と なり、PtGe-S/D に着目し、PtGe プロセスの最 適化を図った。その結果、PtGe/n-Ge コンタク トは、0.64 eVの高い電子障壁高さ(Φ_{BN})、 10⁶の On/Off 比、を示した。これは、正孔障 壁高さ (Φ_{BP}) がほぼゼロであることを意味し、 p-MOSのS/Dとして適している。本研究では この PtGe を S/D に用いて、ゲートラストプロ セスで p-MOS を作製した。

試料には n-Ge(100) 基板を使用した。 基板を HF 洗浄後、rf スパッタリングと lift-off プロセ スを用いて、S/D となる厚さ 10 nm の Pt 膜と Ptの剥離防止のため厚さ10 nmの Ti 膜を堆積 した。続いて 400°C での PMA を行い、PtGe/Ge メタル S/D を形成した。その後、bilayer passivation (BLP) 法によって 0.5 nm-SiO₂/1 nm-GeO₂の界面層を形成した。BLP 法は、 350°C での SiO₂スパッタ堆積中に酸素ガスを 添加することで、SiO₂/Ge 間に GeO₂を成長さ せる物理気相堆積法である。続いて、ALD 法 で厚さ4nmのAl₂O₃を堆積し、400°CでPDA 処理を行った。ゲート電極として TiN を堆積 し、350℃ N2 雰囲気中で 30 分間の PMA 処理 を行った。試作したデバイス構造を図2に示 す。



図 2. PtGe-S/D Ge p-MOSFET の断面図.

4. 研究成果

(1)低い電子障壁の発現機構の解明

図3に、成膜直後、350℃および600℃で PMA処理したTiN/Geコンタクトの*J-V*特性 を示す。TiN/p-Geでは、350℃-PMAで整流 性が増加し、600℃-PMAで整流性が消失して いる。TiN/n-Geでは、PMA 無しおよび350℃ -PMAでオーミック、600℃-PMAで整流特性 を示す。この結果は、スパッタ堆積によって 作製されるTiN/GeコンタクトはFLP位置を 伝導帯側に大きく変調することを意味する。 また、p-Geおよびn-Geに対する障壁高さは、 $\Phi_{BN}+\Phi_{BP}=E_g$ (Geの禁制帯幅:0.66 eV)の関 係を満足している。

図4に、(a) 成膜直後、(b) 350℃および(c) 600℃で PMA 処理した TiN/Ge コンタクトの 高角度環状暗視野 (HAADF)-STEM 像を示す。 Ge の領域では原子カラムに対応する輝点が 観察される。 全ての試料に於いて、 Ge は単結 晶、TiN はナノサイズの微結晶からなる多結 晶であることを確認している。各試料の TiN/Ge 界面に着目すると、成膜直後と 350℃ 処理材の界面付近では Ge の原子カラムが観 察されず、TiN よりも明るい灰色を呈する1 nm または2nm 程度の界面層が存在する。ま た、界面層に収束電子プローブを照射して得 られたナノ電子回折像には、明確な回折スポ ットが現れなかった。これらのことから、こ の界面層はアモルファス界面層(a-IL)であ ると考えられる。ここで特筆すべきは、350℃ 試料では、成膜直後に比べて、a-ILの厚みが 増していることである。一方、 FLP 変調が 解除される 600℃-PMA 試料では、a-Ge が結 晶 Ge に変わり、結晶性を保ったまま TiN と 接している。図3と図4の結果から、a-IL層 が FLP 変調に寄与すると考えられる。

しかし、a-IL は、Ti/Ge コンタクトを熱処 理した時にも観測されることが報告されて いる。もし、a-ILがFLP変調の原因であれば、 Ti/Ge コンタクトでも FLP の変調効果が観測 されるはずである。そこで、Ti/Ge コンタク トについて調査した。図5に、(a) 成膜直後、 (b) 350℃および(c) 600℃で PMA 処理した Ti/Ge コンタクトの HAADF-STEM 像を示す。 その結果は図4の結果とほぼ同様である。即 ち、1.7 および 4.0 nm の *a*-IL が PMA 無しお よび 350℃-PMA 試料で観測される。しかし、 600℃-PMA 試料では、*a*-IL が消失し、結晶層 が観測される。一方、Ti/Ge コンタクトの J-V 特性は、図6に示す通り、図3の結果と全く 異なる。即ち、通常の金属/Ge コンタクトと 同様に、p-Ge にはオーミック、n-Ge には整 流性となるコンタクト特性を示す。しかし、 Ti/Ge コンタクトの成膜中に Noを混入すると、 N2流量の増加に伴い、J-V 特性は図 3 の特性 に近づくことが分かった。

以上の結果より、TiN/Ge コンタクトで発現 する FLP の変調効果には、窒素を含む a-IL の 存在が寄与していると結論できる。

本研究では、FLP 変調機構として「界面ダ イポールモデル」を提唱している。更に、Ti と同じ周期律表の4 族窒化物元素のZrN およ びHfN について、その電気特性と構造解析を 行っている。ZrN/Ge の変調効果はTiN/Ge と 同程度に大きく、界面に厚さが1-2 nmのa-IL が存在すること、HfN/Ge の変調効果は小さく、 a-IL は観測できない程度に薄いこと、等の知 見を得た。FLP の変調には、窒素を含む a-IL 層が重要な役割を果たしていることを明らか にした。



図 3. PMA 処理を施した TiN/Ge コンタクトの *J-V* 特性.



図 4. (a) 成膜直後、(b) 350℃および(c) 600℃ で PMA 処理した TiN/Ge コンタクトの HAADF-TEM 像.



図 5. (a) 成膜直後、(b) 350℃および(c) 600℃ で PMA 処理した Ti/Ge コンタクトの HAADF-TEM 像.



図 6. PMA 処理を施した Ti/Ge コンタクトの *J-V* 特性.

(2) TiN-S/D型 n-MOSFET の寄生抵抗低減
 図 7(a) に埋め込み S/D 構造を有する
 n-MOSFET のドレイン電流 (*I*_D) vs ドレイン
 電圧 (*V*_D) 特性を示す。しきい値電圧 (*V*_{TH})
 は-0.30 V、EOT は 49 nm である。チャネル伝導がゲート電圧 (*V*_G) で良く制御されており、
 埋め込まれた TiN/Ge コンタクトが S/D として良く機能していることが分かる。もし、埋

め込まれた S/D 側壁の TiN/Ge 界面に、*a*-IL が形成されていない時には、デバイス動作しないはずなので、*a*-IL が S/D 側壁にも形成されている点は重要である。

図 7(b)に 0.01、0.03、1 V の V_D に対するソ ース電流 (I_S) vs V_G 特性を示す。On/Off 比: ~10⁴、サブスレッショルドスロープ (SS): 308 mV/dec の特性が得られている。SS 値から算 出される界面準位密度 (D_{it}) は 1.5×10^{12} cm⁻²eV⁻¹であった。この値は伝導帯近傍の D_{it} としては低く、ゲートスタックは良質な界面 を持つと言える。

図 8(a)および 8(b)に埋め込み S/D 構造の有 りおよび無しで作製した n-MOSFET のチャ ネル(電子)移動度(μ_e)とゲート電圧(V_G) との関係を示す。埋め込み S/D 型 MOSFET の μ_e - V_G プロットは、異なる L に対しても同 じ特性が得られている。一方、埋め込み構造 の無い MOSFET の μ_e - V_G プロットは L の減少 および V_G の増加で μ_e が大きく減少している。 これは、埋め込み構造のない S/D では、 R_p が 大きいことを示唆している。

図 9(a)および 9(b) に埋め込み構造の有り および無しで作製した n-MOSFET の L と伝 達特性より算出したデバイス抵抗との関係 を示す。このプロットから、埋め込み構造有 りの場合 $R_n \sim 130 \Omega$ 、埋め込み構造無しの場合 $R_{\rm p} \sim 1400 \ \Omega$ 、と算出される。TiN を埋め込み S/D構造とすることで、R_pが1桁低減できた。 130 Ω の R_p 値は PtGe-S/D 型 p-MOSFET の $R_{\rm p} \sim 50 \Omega$ とほぼ同じある。一方、埋め込み構 造無しの場合、 R_n が大きい原因として、金属 /Ge 界面の反応層の違いが考えられる。Pt/Ge コンタクトの場合、PtGe の反応層は 20 nm と厚く、pn 接合 S/D と同様な埋込み構造が 自己整合的に形成される。しかし、TiN/Ge コ ンタクトを埋め込まない場合、a-ILの厚さは 1~2 nm と極めて薄いため、ソースからの電 子の注入効率が低く、R_pが高くなったと考え られる。

結論として、TiN-S/D を埋め込み構造にすることで、 R_p の1桁低減が実現できた。このS/D構造により小さなEOTのゲートスタック(チャネル抵抗が低い)にも十分に対応できるものと考えている。







図 8. TiN-S/D 型 n-MOSFET のµ_e-V_G. (a)埋め 込み S/D 構造、(b)埋め込み無し S/D 構造.





(3) PtGe-S/D型 p-MOSFET の寄生抵抗低 減と高性能化

図 10 に PtGe を S/D に用いた p-MOSFET の I_{D} , I_{S} vs V_{D} 特性を示す。 V_{TH} は-0.30 V、EOT は 3.4 nm である。チャネル伝導が V_{G} で良く 制御されており、PtGe/Ge コンタクトが S/D として良く機能していることが分かる。図 11 に-0.01、-0.1、-1 V の V_{D} に対する I_{D} , I_{S} , 基板 電流 (I_{SUB}) vs V_{G} 特性を示す。 V_{D} = -0.1、-1 V での On/Off 比は~7×10² で、HfGe-S/D に比べ て約 1 桁大きい。 V_{D} = -0.01 V での I_{S} の SS は 85 mV/dec で、この値から算出される D_{it} は 2.3 ×10¹² cm⁻²eV⁻¹ である。

図 12 に PtGe-S/D の p-MOSFET のチャネル (正孔)移動度(μ_h) と V_G との関係を示す。 PtGe-S/D では、異なる L に対しても同じ特性 が得られている。一方、HfGe-S/D では、L の 減少および V_G の増加で μ_e が大きく減少して いる。TiN-S/D の場合と同様に、それぞれの p-MOSFET に対して、S/D の R_p を求めと、 PtGe-S/D の場合が R_p ~50 Ω 、HfGe-S/D の場合 が R_p ~300 Ω 、と得られた。

以上の結果より、PtGe/Ge コンタクトは、 メタル S/D型 p-MOSFET の S/D 低減に有効で あると結論できる。

p-MOSFET の高性能化として、高品質ゲートスタックの低温形成に取り組んだ。 p-MOSFET のチャネル移動度の向上手段として、界面電荷補償モデルを提案している。こ のモデルを検証するため、Al/SiO₂/GeO₂/Ge ゲートスタックを用いて、Al 堆積後熱処理 (Al-PMA)効果を調べた。その結果、PMA によって Al 原子が SiO₂中を拡散して界面ま で到達すると、Al が GeO₂中に取り込まれこ と、それに伴い正の界面トラップ電荷の低減 と負の酸化膜固定電荷の増加が生ずること、 が分かった。移動度が向上する PMA 温度に 於いて、界面電荷の総量がほぼゼロであるこ とから、界面電荷補償モデルは妥当と考えら れる。



図 10. PtGe-S/D 型 p-MOSFET の *I*_D, *I*_S - *V*_D特性.



図 11. PtGe-S/D型 p-MOSFET の *I*_D, *I*_S, *I*_{SUB}-*V*_G 特性.



図 12. PtGe-および HfGe-S/D 型 p-MOSFET の µh-V_G.

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計16件発表、内9件記載)

① T. Maekura, K. Yamamoto, <u>H. Nakashima</u>, and <u>D. Wang</u>, Effects of metal/Ge contact and surface passivation on direct band gap light emission and detection for asymmetric metal/Ge/metal diodes, Jpn. J. Appl. Phys., 査読 有, Vol. 55, No. 4S, 2016, pp. 04EH08-1-6, DOI:10.7567/JJAP.55.04EH08

② <u>D. Wang</u>, T. Maekura, K. Yamamoto, and <u>H. Nakashima</u>, Direct band gap light emission and detection at room temperature in bulk germanium diodes with HfGe/Ge/TiN structure, Thin Solid Films, 査読有, Vol. 602, 2016, pp. 43-47, DOI:10.1016/J.tsf.2015.09.074

③ K. Kasahara, Y. Nagatomi, K. Yamamoto, H. Higashi, M. Nakano, S. Yamada, <u>D. Wang, H. Nakashima</u>, and K. Hamaya, Electrical properties of pseudo-single-crystalline germanium thin-film-transistor fabricated on glass substrates, Appl. Phys. Lett., 査読有, Vol. 107, No. 14, 2015, pp. 142102-1-5, DOI:10.1063/1.4932376

④ K. Yamamoto, R. Noguchi, <u>M. Mitsuhara, M.</u> <u>Nishida</u>, T. Hara, <u>D. Wang</u>, and <u>H. Nakashima</u>, Electrical and structural properties of group-4 transition-metal nitride (TiN, ZrN, and HfN) contacts on Ge, J. Appl. Phys., 査読有, Vol. 118, No. 11,2015, pp. 115701-1-12, DOI:10.1063/ 1.4930573

⑤ Y. Nagatomi, S. Tanaka, Y. Nagaoka, K. Yamamoto, <u>D. Wang</u>, and <u>H. Nakashima</u>, Fabrication of PtGe/Ge contacts with high on/off ratio and its application to metal source/drain Ge p-channel MOSFETs, Jpn. J. Appl. Phys., 査読 有, Vol. 54, No. 7, 2015, pp. 070306-1-4, DOI:10.7567/JJAP.54.070306

⑥ <u>D. Wang</u>, T. Maekura, S. Kamezawa, K. Yamamoto, and <u>H. Nakashima</u>, Direct band gap electroluminescence from bulk germanium at room temperature using an asymmetric fin type metal/germanium/metal structure, Appl. Phys. Lett., 査読有, Vol. 106, No. 07, pp. 071102-1-4, DOI:10.1063/1.4913261

⑦ <u>D. Wang</u>, Y. Nagatomi, S. Kojima, K. Yamamoto, and <u>H. Nakashima</u>, Low-temperature fabrication of Y_2O_3 /Ge gate stacks with ultrathin GeO_x interlayer and low interface states density characterized by a reliable deep-level transient spectroscopy method, Thin Solid Films, Vol. 557, 査 読 有 , 2014, pp. 288-291, DOI: 10.1016/J.tsf.2013. 10.065

⑧ K. Yamamoto, <u>M. Mitsuhara</u>, K. Hiidome, R. Noguchi, <u>M. Nishida</u>, <u>D. Wang</u>, and <u>H. Nakashima</u>, Role of an interlayer at a TiN/Ge contact to alleviate the intrinsic Fermi-level pinning position toward the conduction band edge, Appl. Phys. Lett., Vol. 104, No. 13, 査読

有, 2014, pp.132109-1-5, DOI:10.1063/1. 4870510

⑨ K. Yamamoto, T. Sada, <u>D. Wang</u>, <u>H. Nakashima</u>, Dramatic enhancement of low electric-field hole mobility in metal source/drain Ge p-channel metal-oxide-semiconductor field-effect transistors by introduction of Al and Hf into SiO₂/GeO₂ gate stack, Appl. Phys. Lett., 査 読有, Vol. 103, No.12, 2013, pp. 122106-1-4, DOI:10.1063/1.4821546

〔学会発表〕(計36件発表、内4件を記載)

 <u>H. Nakashima</u>, K. Yamamoto, and <u>D. Wang</u>, Electrical characterization of SiGe-on-insulator fabricated using Ge condensation by dry oxidation (Plenary), American Vacuum Society (AVS) Shanghai Thin Film Conference, 2015.10.24, Shanghai, China

② <u>H. Nakashima</u>, K. Yamamoto, and <u>D. Wang</u>, Electrical Properties of Group 4 Metal-Nitride /Ge Contacts and the Application to Ge Optoelectronic Devices (Invited) , 228th ECS Meeting,2015.11.12, Phoenix, USA

③ <u>H. Nakashima</u>, K. Yamamoto, <u>D. Wang</u>, <u>M. Mitsuhara</u>, R. Noguchi, K. Hiidome, and <u>M. Nishida</u>, Contact Formation for Metal Source/Drain Ge-CMOS (Invited), 9th Int. Conf. on Si Epitaxy and Heterostructures, 2015.5.19, Montreal, Canada

 ④ H. Nakashima, K. Yamamoto, and D. Wang, Development of Metal Source/Drain Ge-CMOS Using TiN/Ge and HfGe/Ge Contacts (Invited), 224th ECS Meeting, 2013.10.29, San Francisco, USA

[その他]

ホームページ等

http://astec.kyushu-u.ac.jp/nakasima/naka_home. htm

6.研究組織
(1)研究代表者
中島寛(NAKASHIMA HIROSHI)
九州大学・産学連携センター・教授
研究者番号:70172301

(2) 研究分担者
 西田 稔 (NISHIDA MINORU)
 九州大学・総合理工学研究院・教授
 研究者番号:90183540

(3) 連携研究者
 光原 昌寿(MITSUHARA MASATOSHI)
 九州大学・総合理工学研究院・助教
 研究者番号:10514218

王 冬 (WANG DONG) 九州大学・総合理工学研究院・准教授 研究者番号:10419616