

科学研究費助成事業 研究成果報告書

平成 28 年 6 月 9 日現在

機関番号：17301

研究種目：基盤研究(C) (一般)

研究期間：2013～2015

課題番号：25330066

研究課題名(和文) 給電制御を持つFPGAアクセラレータによるグリーンコンピューティング基盤の構築

研究課題名(英文) Construction of a green computing infrastructure using FPGA accelerators with power feed control

研究代表者

柴田 裕一郎 (SHIBATA, Yuichiro)

長崎大学・工学研究科・准教授

研究者番号：10336183

交付決定額(研究期間全体)：(直接経費) 3,800,000円

研究成果の概要(和文)：高い電力性能比を達成するグリーンコンピューティング技術を推進するためには、アーキテクチャ的な省電力化技術と電源供給系の高効率化を両立する必要がある。そこで本研究では、FPGAアクセラレータと電源ユニット群と密結合する方式を想定し、FPGAアクセラレータの特性モデルを構築するとともに、このモデルを電力効率最適化に利用できることを示した。また、給電制御にもFPGAを用いる方式を提案し、シミュレーションによる解析と実機を用いた実験によってその有効性を示した。

研究成果の概要(英文)：To drive forward the green computing technology, which enables an efficient power performance ratio, it is necessary to achieve both architectural power saving techniques and highly efficient power feed control. In this work, assuming FPGA accelerators tightly coupled with multiple power supply unit modules, characteristics models of an FPGA accelerator were derived and shown to be useful for power performance optimisation. In addition, FPGA-based power feed control techniques were also proposed and the effectiveness was demonstrated by simulation analysis and empirical experiments.

研究分野：計算機工学

キーワード：FPGA リンコンフィギャラブルコンピューティング アクセラレータ DC-DCコンバータ ステンシル計算

1. 研究開始当初の背景

(1) 高い電力性能比(単位電力あたりの性能)を達成するグリーンコンピューティング技術が注目を集め続けている。例えばスーパーコンピュータの開発においては、研究開始当時の5年後には約100倍の性能が求められる一方で、供給可能な電力約3倍程度と見積もられており、電力性能比の革新的な改善が最重要課題であった。また、我が国の総消費電力にIT機器が占める割合もますます上昇し続け、2025年には20%に達すると予測されるなど、エネルギー問題の観点からもコンピュータシステムの低消費電力化が重要であった。

(2) FPGA(Field Programmable Gate Array)はユーザが手元で自由に構成をプログラムすることのできる半導体デバイスである。従来はハードウェアシステムのプロトタイプに用いられることが主であったが、近年のチップ面積の向上や、半導体集積度の向上に伴って、専用演算器やメモリモジュールなども搭載されるようになっており、計算用途に用いられる機会も増加しつつあった。特にFPGAは電力性能比が高いことから、研究開始当初より汎用プロセッサの計算の一部を高速化する高効率計算アクセラレータとして注目を集めていた。

(3) FPGAアクセラレータを用いたアーキテクチャ的な電力効率の追求は、電力負荷の変動幅を拡大する一方で、電源供給系は軽負荷の効率が低く、負荷を一定にする方が望ましいという一種のジレンマが存在した。このような問題に対処するため、アーキテクチャと電源供給系の双方からアプローチすることでグリーンコンピューティングの基盤技術を確立することが重要であったことから、本研究の着想に至った。

2. 研究の目的

(1) 今後の計算機システムの性能向上には、高い電力性能比の達成が不可欠と考えられることから、本研究では電力効率を向上させグリーンコンピューティングを推進する上での懸念材料である「アーキテクチャ的な省電力化技術が電力負荷の変動幅を拡大し、電源供給系の高効率化を阻害する」というジレンマに対処するため、アクセラレータアーキテクチャ利用技術および給電制御技術の両面からのアプローチを行うこととした。電力性能比に優れたFPGAベースの計算アクセラレータを電源ユニット群と密結合させて制御する方式を想定し、FPGAアクセラレータシステムにおける電力性能のモデル化とそれらの予測・最適化技術を確立するとともに、これらの解析を通じてアクセラレータにおけるグリーンプログラミング手法へのフィードバックを与えることを目指した。

(2) 給電効率を向上する観点からは、システム全体を1つの電源供給ユニットで賅うのではなく、複数の電源モジュールに分割し、負荷の変動に応じて運転台数を制御することが望ましい。このような高速かつ複雑な制御を可能とするため、給電制御の演算にもFPGAを用いることを試み、複数台数の運用に必要なソフトスタート制御や投機的な電源ユニット運転制御時に必要となる過電流制限などをFPGAで効果的に行う技術を確認し、試作システムによりその効果を確認することを通じてグリーンコンピューティング基盤整備を加速することを目的とした。

3. 研究の方法

(1) FPGAアクセラレータにおけるアプリケーション例として、科学技術シミュレーションにおいて頻出するプログラミングパターンである3次元ステンシル計算を取り上げ、アクセラレータ上へのアプリケーション実装時の設計パラメータと実行性能、および資源使用量の関係モデル化するために、これらの関係を実験的に評価した。

(2) FPGAアクセラレータの電力性能比を大きく左右するメモリ性能の影響を明らかにするために、メモリプロファイリング機能を持つステンシル計算用高位合成フレームワークを実装し評価を行った。また、FPGA上のハードウェア構成が消費電力に与える影響を明らかにするために、実機実験による電力測定を行うとともに、ツールによる消費電力解析を行った。

(3) 負荷応答に高速応答するDC-DCコンバータをFPGA制御によって実現する方法を提案し、試作実験を通じてその効果を評価した。特に複数台数運転制御を行う際に重要となる電源ユニットのソフトスタート制御、投機的な運転制御を行う際に重要となる過電流制限制御などについてFPGAならではの方式を検討するとともに、FPGAの高速シリアル通信機能を用いたPWM(Pulse Width Modulation)の高分解能化を検討し、実験によりその効果を評価した。

4. 研究成果

(1) 3次元ステンシル計算は、電磁界シミュレーションや熱伝導シミュレーションなど、多くの科学技術シミュレーションに用いられる計算のパターンである。深い演算パイプラインハードウェアを構成し、データをストリーム状に処理することで、FPGAアクセラレータで高効率に実現できることから、アプリケーション例として取り上げ、アーキテクチャのパラメータと性能や資源使用量との関係について実験的に評価した。アーキテクチャパラメータとしては、並置するパイプラインの数と、外部メモリアクセス1回あたりの格子要素の更新ステップ数(パイプライ

ンステップ数)に着目し,これらを変化させた場合の性能モデルを構築し,その妥当性を検証した.実験評価により,浮動小数点数演算,固定小数点数演算のいずれの場合でも,資源制約と性能の見積もりを効果的にできることを示した.

(2) FPGA アクセラレータの電力効率に大きく影響する外部メモリアクセスに関して実機上で性能解析を行うためのソフトウェアを実装し,その動作を実機で確認した.具体的にはユーザ回路の稼働率やアクセラレータのメモリアクセスに関するプロファイリングメカニズムを備えたステンシル計算用高位合成フレームワークを実装し,実アプリケーションを用いてプロファイリングが可能であることを示した.また,同フレームワークを解適合格子法の一つであるビルディングキューブ法に対応させ,より実際的なアプリケーション構成での評価も行った.これらの解析を通して,メモリアクセス効率を高めるためのデータ供給方法を提案し,このような最適化手法が実アプリケーションで効果があることを示した.

(3) FPGA アクセラレータにおけるアプリケーション実装法と電力効率との関係を明らかにするために,電源ユニットやホストPCからアクセラレータへ電源供給を行うラインにシャント抵抗を挿入し,この電圧降下値を測定することで電力負荷を評価した.また,FPGA ベンダが提供する電力解析ツールを用いて内部資源ごとに評価した.この結果,性能の最適化が概ねアプリケーションの電力効率の最適化をもたらすこと,パイプラインステップ数よりもパイプライン並列数を増やす方が電力効率の面で有利であることを明らかにした.

(4) 給電側については高速な電圧制御をコンパクトなメカニズムで行うことが望ましく,スイッチング電源の高周波化にも鑑み,FPGA に搭載された高速シリアル通信用のメカニズムを高分解能のPWM制御に応用する手法を提案し,実機によりその動作を確認した.また,投機的な給電制御に必要な過電流制限制御をFPGAによる高速な電流推定演算を用いて高速に実現する方式や,運転台数制御の際に重要となるDC-DCコンバータのソフトスタート制御について提案を行い,その有効性を実験によって確認した.

5. 主な発表論文等

(研究代表者,研究分担者及び連携研究者には下線)

[雑誌論文](計24件)

K. Kajiwara, T. Umeki, Y. Shibata, H. Maruta, K. Kurokawa, "Overcurrent Limitation for Digital Peak Current

Mode DC-DC Converter," International Journal of Renewable Energy Research, 査読有, Vol.6, No.1, pp.90-98 (2016.01)

<http://www.ijrer.org/ijrer/index.php/ijrer/article/view/3102/pdf>

坂井努,丸田英徳,柴田裕一郎,黒川不二雄,廣瀬圭一,DC-DCコンバータのための関数切り替えデジタルソフトスタートについて,電子情報通信学会技術研究報告〔電子通信エネルギー技術〕,査読無,Vol.115, No.429, pp. 103-108 (2016.01)

<http://www.ieice.org/ken/paper/20160129tb5v/>

杉本一平,古川雄大,坂井努,丸田英徳,柴田裕一郎,黒川不二雄,廣瀬圭一,DC-DCコンバータにおける出力キャパシタの低減について,電子情報通信学会技術研究報告〔電子通信エネルギー技術〕,査読無,Vol.115, No.429, pp. 109-113 (2016.01)

<http://www.ieice.org/ken/paper/20160129tb5v/>

副島梨恵,翁浩二,柴田裕一郎,小栗清,ビルディングキューブ法に基づくステンシル計算の高位合成ベースFPGA実装,電子情報通信学会技術研究報告〔リコンフィギャラブルシステム〕,査読無,Vol.115, No.400, pp.125-130 (2016.01)

<http://www.ieice.org/ken/paper/20160120rbFn/>

岩崎文彦,柴田裕一郎,小栗清,AMPD法を用いたピーク検出システムのFPGAへの実装,電子情報通信学会技術研究報告〔リコンフィギャラブルシステム〕,査読無,Vol.115, No.400, pp.179-184 (2016.01)

<http://www.ieice.org/ken/paper/20160121KbFr/>

K. Kajiwara, T. Ueki, Y. Shibata, F. Kurokawa, "Digital peak current mode dc-dc converter with overcurrent limitation function," Proc. International Conference on Renewable Energy Research and Applications (ICRERA 2015), 査読有, pp.1043-1047 (2015.11)

DOI: 10.1109/ICRERA.2015.7418569

H. Maruta, T. Sakai, Y. Shibata, F. Kurokawa, K. Hirose, "Function switched soft-start method of dc-dc converter for energy management of HVDC system," Proc. IEEE 2nd International Future Energy Electronics Conference (IFEEC 2015), 査読有, pp.1-5 (2015.11)

DOI: 10.1109/IFEEC.2015.7361530

K. Kajiwara, F. Kurokawa, H. Maruta, Y. Shibata, K. Hirose, "Digital Peak Current Mode DC-DC Converter for Data Center in HVDC System," Proc. IEEE International Telecommunications Energy Conference (INTELEC 2015), 査読有, pp.18-23 (2015.10)
F. Kurokawa, Y. Furukawa, I. Sugimoto, Y. Shibata, K. Hirose, "Suppression of Output Capacitance of DC-DC Converter in HVDC System," Proc. IEEE International Telecommunications Energy Conference (INTELEC 2015), 査読有, pp.136-139 (2015.10)
F. Kurokawa, T. Sakai, H. Maruta, Y. Shibata, K. Hirose, "Prediction Based Parallel Operation of Soft-Start Control for DC-DC Converter," Proc. IEEE International Telecommunications Energy Conference (INTELEC 2015), 査読有, pp.1014-1019 (2015.10)
K. Kajiwara, T. Ueki, Y. Shibata, and F. Kurokawa, "Digital Overcurrent Detector for Peak Current Mode DC-DC Converter," Proc. IEEE International Telecommunications Energy Conference (INTELEC 2015), 査読有, pp.1158-1162 (2015.10)
K. Okina, R. Soejima, K. Fukumoto, Y. Shibata, K. Oguri, "Power Performance Profiling of 3-D Stencil Computation on an FPGA Accelerator for Efficient Pipeline Optimization," ACM SIGARCH Computer Architecture News, 査読有, Vol.43, No.4, pp.9-14 (2015.09)
DOI: 10.1145/2927964.2927967
K. Dohi, K. Okina, R. Soejima, Y. Shibata, K. Oguri, "Performance Modeling of Stencil Computing on a Stream-based FPGA Accelerator for Efficient Design Space Exploration," IEICE Transactions on Information and Systems, 査読有, Vol.E98-D, No.2, pp.298-308 (2015.02)
DOI: 10.1587/transinf.2014RCP0013
福本航太, 翁浩二, 副島梨恵, 柴田裕一郎, 小栗清, FPGA アクセラレータを用いたストリーム処理における電力性能最適化に関する検討, 電子情報通信学会技術研究報告[リコンフィギャラブルシステム], 査読無, Vol.114, No.428, pp.123-128 (2015.01)
<http://www.ieice.org/ken/paper/20150130aBWP/>
柏木瞬, 光武大貴, 谷口弘展, 柴田裕一郎, 小栗清, 丸田英徳, 黒川不二雄, PWM

制御向け高時間分解能信号生成回路のFPGA実装, 電子情報通信学会技術研究報告[リコンフィギャラブルシステム], 査読無, Vol.114, No.428, pp. 85-90 (2015.01)

<http://www.ieice.org/ken/paper/20150129ZBWO/>

F. Kurokawa, T. Sakai, S. Sagara, H. Maruta, Y. Shibata, K. Hirose, "Back to Results Inrush current suppression characteristics for HVDC converter," Proc. International Telecommunications Energy Conference (INTELEC 2014), 査読有, pp.1-6 (2014.10)

DOI: 10.1109/INTLEC.2014.6972192

R. Soejima, K. Okina, K. Dohi, Y. Shibata, K. Oguri, "A Memory Profiling Framework for Stencil Computation on an FPGA Accelerator with High Level Synthesis," ACM SIGARCH Computer Architecture News, 査読有, Vol.42, No.4, pp.69-74 (2014.09)

DOI: 10.1145/2693714.2693727

翁浩二, 副島梨恵, 土肥慶亮, 柴田裕一郎, 小栗清, 高位合成ベース FPGA アクセラレータにおけるステンシル計算用メモリプロファイリングフレームワーク, 電子情報通信学会技術研究報告[リコンフィギャラブルシステム], 査読無, Vol.114, No.75, pp.55-60 (2014.06)

<http://www.ieice.org/ken/paper/20140612iBof/>

K. Dohi, K. Fukumoto, Y. Shibata, K. Oguri, "Performance modeling and optimization of 3-D stencil computation on a stream-based FPGA accelerator," Proc. International Conference on Reconfigurable Computing and FPGAs (ReConFig 2013), 査読有, pp.1-6 (2013.12)

DOI: 10.1109/ReConFig.2013.6732318

F. Kurokawa, S. Sagara, H. Maruta, Y. Shibata, K. Kajiwara, T. Tanaka, K. Hirose, "Digital load-dependent soft-start method of DC-DC converter for energy management system," Proc. International Conference on Renewable Energy Research and Applications (ICRERA 2013), 査読有, pp.20-23 (2013.10)

DOI: 10.1109/ICRERA.2013.6749889

② F. Kurokawa, S. Sagara, H. Maruta, Y. Shibata, T. Tanaka, K. Hirose, "High Speed Soft-Start DC-DC Converter for Energy Management in Data Center," Proc. Telecommunications Energy Conference (INTELEC 2013), 査読有, pp.1-5 (2013.10)

- <http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6663295>
- ② F. Kurokawa, K. Kajiwara, H. Maruta, Y. Shibata, Y. Yamabe, T. Tanaka, K. Hirose, "Development of Digital Peak-Current-Mode and Fast Feedback Control DC-DC Converter System in Green IT Project," Proc. Telecommunications Energy Conference (INTELEC 2013), 査読有, pp.1-5 (2013.10)
- <http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6663313>
- ③ 土肥慶亮, 福本航太, 柴田裕一郎, 小栗清, FPGA アクセラレータを用いた三次元ステンシル計算における電力性能モデルの検討, 電子情報通信学会技術研究報告[リコンフィギャラブルシステム], 査読無, Vol.113, No.221, pp.19-24 (2013.09)
- <http://www.ieice.org/ken/paper/20130918WB59/>
- ④ 土肥慶亮, 中村芳大, 柴田裕一郎, 小栗清, 高位合成系を用いた三次元ステンシル計算における性能モデルの検証, 電子情報通信学会技術研究報告[リコンフィギャラブルシステム], 査読無, Vol.113, No.52, pp.61-66 (2013.05)
- <http://www.ieice.org/ken/paper/20130521nBdI/>

[学会発表](計 25 件)

柴田裕一郎, FPGA コンピューティングとそのリアルタイム画像・信号処理への応用, ながさき次世代ロボット研究会, 2016年2月24日, 長崎総合科学大学(長崎県長崎市)

坂井努, 丸田英徳, 柴田裕一郎, 黒川不二雄, 廣瀬圭一, DC-DC コンバータのための関数切り替えデジタルソフトスタートについて, 電子情報通信学会電子通信エネルギー技術研究会, 2016年1月29日, 久留米ホテルエスプリ(福岡県久留米市)

杉本一平, 古川雄大, 坂井努, 丸田英徳, 柴田裕一郎, 黒川不二雄, 廣瀬圭一, DC-DC コンバータにおける出力キャパシタの低減について, 電子情報通信学会電子通信エネルギー技術研究会, 2016年1月29日, 久留米ホテルエスプリ(福岡県久留米市)

岩崎文彦, 柴田裕一郎, 小栗清, AMPD法を用いたピーク検出システムの FPGA への実装, 電子情報通信学会リコンフィギャラブルシステム研究会, 2016年1月21日, 慶應義塾大学日吉キャンパス来往舎(神奈川県横浜市)

副島梨恵, 翁浩二, 柴田裕一郎, 小栗清, ビルディングキューブ法に基づくステンシル計算の高位合成ベース FPGA

実装, 電子情報通信学会リコンフィギャラブルシステム研究会, 2016年1月20日, 慶應義塾大学日吉キャンパス来往舎(神奈川県横浜市)

K. Kajiwara, T. Ueki, Y. Shibata, F. Kurokawa, "Digital peak current mode dc-dc converter with overcurrent limitation function," International Conference on Renewable Energy Research and Applications (ICRERA 2015), 2015年11月23日, イタリア・パレルモ

H. Maruta, T. Sakai, Y. Shibata, F. Kurokawa, K. Hirose, "Function switched soft-start method of dc-dc converter for energy management of HVDC system," IEEE 2nd International Future Energy Electronics Conference (IFEEC 2015), 2015年11月3日, 台湾・台北

F. Kurokawa, T. Sakai, H. Maruta, Y. Shibata, K. Hirose, "Prediction Based Parallel Operation of Soft-Start Control for DC-DC Converter," IEEE International Telecommunications Energy Conference (INTELEC 2015), 2015年10月21日, スイスホテル南海大阪(大阪府大阪市)

K. Kajiwara, T. Ueki, Y. Shibata, and F. Kurokawa, "Digital Overcurrent Detector for Peak Current Mode DC-DC Converter," IEEE International Telecommunications Energy Conference (INTELEC 2015), 2015年10月21日, スイスホテル南海大阪(大阪府大阪市)

K. Kajiwara, F. Kurokawa, H. Maruta, Y. Shibata, K. Hirose, "Digital Peak Current Mode DC-DC Converter for Data Center in HVDC System," IEEE International Telecommunications Energy Conference (INTELEC 2015), 2015年10月19日, スイスホテル南海大阪(大阪府大阪市)

F. Kurokawa, Y. Furukawa, I. Sugimoto, Y. Shibata, K. Hirose, "Suppression of Output Capacitance of DC-DC Converter in HVDC System," IEEE International Telecommunications Energy Conference (INTELEC 2015), 2015年10月19日, スイスホテル南海大阪(大阪府大阪市)

K. Okina, R. Soejima, K. Fukumoto, Y. Shibata, K. Oguri, "Power Performance Profiling of 3-D Stencil Computation on an FPGA Accelerator for Efficient Pipeline Optimization," International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2015), 2015年6

月1日, 米国・ボストン
 福本航太, 翁浩二, 副島梨恵, 柴田裕一郎, 小栗清, FPGA アクセラレータを用いたストリーム処理における電力性能最適化に関する検討, 電子情報通信学会リコンフィギャラブルシステム研究会, 2015年1月30日, 慶應義塾大学日吉キャンパス来往舎(神奈川県横浜市)
 柏木瞬, 光武大貴, 谷口弘展, 柴田裕一郎, 小栗清, 丸田英徳, 黒川不二雄, PWM制御向け高時間分解能信号生成回路のFPGA実装, 電子情報通信学会リコンフィギャラブルシステム研究会, 2015年1月29日, 慶應義塾大学日吉キャンパス来往舎(神奈川県横浜市)
 F. Kurokawa, T. Sakai, S. Sagara, H. Maruta, Y. Shibata, K. Hirose, "Back to Results Inrush current suppression characteristics for HVDC converter," International Telecommunications Energy Conference (INTELEC 2014), 2014年9月30日, カナダ・バンクーバー
 翁浩二, 副島梨恵, 土肥慶亮, 柴田裕一郎, 小栗清, 高位合成ベースFPGA アクセラレータにおけるステンシル計算用メモリプロファイリングフレームワーク, 電子情報通信学会リコンフィギャラブルシステム研究会, 2014年6月12日, 東北大学片平キャンパス片平さくらホール(宮城県仙台市)
 R. Soejima, K. Okina, K. Dohi, Y. Shibata, K. Oguri, "A Memory Profiling Framework for Stencil Computation on an FPGA Accelerator with High Level Synthesis," International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2014), 2014年6月10日, 東北大学片平キャンパス片平さくらホール(宮城県仙台市)
 柴田裕一郎, FPGAの技術動向と高周波スイッチング電源への応用, IEEE PELS Fukuoka Chapter 研究報告会, 2014年2月28日, 長崎大学(長崎県長崎市)
 K. Dohi, K. Fukumoto, Y. Shibata, K. Oguri, "Performance modeling and optimization of 3-D stencil computation on a stream-based FPGA accelerator," International Conference on Reconfigurable Computing and FPGAs (ReConFig 2013), 2013年12月10日, メキシコ・カンクン
 F. Kurokawa, S. Sagara, H. Maruta, Y. Shibata, K. Kajiwara, T. Tanaka, K. Hirose, "Digital load-dependent soft-start method of DC-DC converter for energy management system,"

- International Conference on Renewable Energy Research and Applications (ICRERA 2013), 2013年10月21日, スペイン・マドリード
- ⑳ F. Kurokawa, K. Kajiwara, H. Maruta, Y. Shibata, Y. Yamabe, T. Tanaka, K. Hirose, "Development of Digital Peak-Current-Mode and Fast Feedback Control DC-DC Converter System in Green IT Project," Telecommunications Energy Conference (INTELEC 2013), 2013年10月16日, ドイツ・ハンブルグ
 - ㉑ F. Kurokawa, S. Sagara, H. Maruta, Y. Shibata, T. Tanaka, K. Hirose, "High Speed Soft-Start DC-DC Converter for Energy Management in Data Center," Telecommunications Energy Conference (INTELEC 2013), 2013年10月15日, ドイツ・ハンブルグ
 - ㉒ 土肥慶亮, 福本航太, 柴田裕一郎, 小栗清, FPGA アクセラレータを用いた三次元ステンシル計算における電力性能モデルの検討, 電子情報通信学会リコンフィギャラブルシステム研究会, 2013年9月18日, 北陸先端科学技術大学院大学(石川県能美市)
 - ㉓ K. Dohi, Y. Nakamura, Y. Shibata, K. Oguri, "Performance Characterization of a Reconfigurable Computing Platform with High-level Synthesis" Jeju National University-Nagasaki University Joint Symposium on Science & Technology (JSST 2013), 2013年6月5日, 韓国・済州市
 - ㉔ 土肥慶亮, 中村芳大, 柴田裕一郎, 小栗清, 高位合成系を用いた三次元ステンシル計算における性能モデルの検証, 電子情報通信学会リコンフィギャラブルシステム研究会, 2013年5月21日, 高知県民文化ホール(高知県高知市)

6. 研究組織

(1) 研究代表者

柴田 裕一郎 (SHIBATA, Yuichiro)
 長崎大学・工学研究科・准教授
 研究者番号: 10336183