

## 科学研究費助成事業 研究成果報告書

平成 28 年 5 月 26 日現在

機関番号：25403  
 研究種目：基盤研究(C) (一般)  
 研究期間：2013～2015  
 課題番号：25330071  
 研究課題名(和文) プログラマブル多次元デジタル波形信号合成器の開発とその設計自動化に関する研究  
  
 研究課題名(英文) Research on Development of a Programmable Multi-Dimensional Digital Signal Synthesizer and Its Design Automation  
  
 研究代表者  
 永山 忍 (Nagayama, Shinobu)  
  
 広島市立大学・情報科学研究科・准教授  
  
 研究者番号：10405491  
  
 交付決定額(研究期間全体)：(直接経費) 3,400,000円

研究成果の概要(和文)：本研究では、プログラマブル多次元デジタル波形信号合成器とその設計支援ツールを開発した。当初は、多次元信号合成器を単一の回路構成で直接実現する予定であったが、多次元化による回路規模の増大を抑える術が無く、最終的には、従来手法同様、一次元信号合成器の組合せによる実現を採用せざるを得なかった。しかし、多次元への拡張を前提として、算術変換に基づく新たな一次元信号合成器を設計したことにより、従来よりも容易な多次元合成器の設計が可能になった。開発した手法を自動車のエンジン制御に用いられるバーチャルセンサーの設計に応用した結果、ソフトウェア実装に比べ約55倍の処理性能を持つ信号合成器の自動設計に成功した。

研究成果の概要(英文)：In this study, we developed a programmable multi-dimensional digital signal synthesizer (DSS) and its computer aided design tool. At the beginning of the study, we was going to realize a multi-dimensional DSS directly with a single framework of circuit. But, we could not find a ways to sufficiently reduce circuit complexity increased by increase of dimension, and thus, we had no other choice than to realize a multi-dimension DSS with a combination of one-dimensional DSSs, similarly to conventional methods. However, unlike conventional methods, we newly designed an arithmetic transform based one-dimensional DSS intended to make it multi-dimension. Thus, the developed method allows us to design multi-dimensional DSSs more easily than conventional methods. We applied the developed method to design of a virtual sensor used in engine control units for cars, and succeeded in automatic design of the virtual sensor generating signals about 55 times faster than its software implementation.

研究分野：情報学

 キーワード：再構成可能デバイス 多次元デジタル波形信号合成器 多変数数学関数回路 バーチャルセンサー  
 設計自動化 高位合成

## 1. 研究開始当初の背景

半導体技術の進歩に伴い、近年では、デジタルシステムが様々な分野に急速に普及しており、デジタル家電製品やスマートハウスに代表されるように、今までは人手やアナログで処理されていたものもデジタルで処理されるようになってきている。今や、システムのデジタル化は必然的な流れになっており、デジタル化という言葉は、もはや専門用語ではなく、一般的な用語として社会に広く認知されている。特に無線通信機器のデジタル化の進展は目覚しく、スマートフォンに代表される無線通信機器は、次々と新機種が世に出され、その都度、新たなデジタル技術とともに新機能が追加されている。

その一方で、競合他社との開発競争から、システムの開発期間は年々短くなっており、満足のいくシステムの開発が難しくなっている。さらに近年、社会問題にもなっている設計者不足(定年退職者の増加や若年無業者の増加など)が、開発現場の設計者をさらに苦しめ、今後、日本の設計生産性が大きく低下することが懸念されている。そこで、本研究では、設計自動化という切り口から、この問題に取り組む。現在人手で行われているデジタル設計の一部を計算機で自動化することにより、設計者の負担を軽減し、懸念されている設計生産性の低下を抑制する。本研究では、そのデジタル設計の一部として、デジタル波形信号合成器の設計に着目する。

波形信号合成器は、様々な波形や周波数信号を生成するハードウェアで、音声合成、信号の変調や復調、信号の混合(ミキサー)、スペクトラム分析などで広く利用されており、その応用分野は、信号測定器から家電製品までの多岐にわたっている。特に近年、無線通信機器への応用が注目を集め、今では、波形信号合成器は無線通信機器における重要な構成要素の一つとなっている[1-6]。かつての波形信号合成器は、アナログ回路で実現されていたが、デジタルシステムの普及に伴い、より高品質で複雑な信号を高速に生成することが求められるようになり、近年では、デジタル回路で実現されるデジタル波形信号合成器が主流になっている。

デジタル波形信号合成器の主要部品は、数学関数回路であり、合成器の性能やサイズは利用する数学関数回路によって大きく左右される。これまでに提案されている多くの合成器は周期波形信号の生成のみを対象にしているため、単純な数学関数回路(ROM[4,6], CORDIC[3], 多項式補間・近似[1,2,5])を用いており、複雑な信号の生成には適していない。デジタルシステムの応用分野の広がりに伴い、単純な周期波形信号だけでなく、より複雑で多様な波形信号の生成が必要になっているが、従来手法で複雑な信号を正確に生成するのは難しい。特に多次元波形信号は、自動車のエンジン制御などの様々な分野で広く利用されているにもかかわらず、一次元波形信

号の重ね合わせで生成されており、多次元波形信号を直接生成する合成器の研究があまり行われていない。

本研究では、多次元波形信号を直接生成できるデジタル波形信号合成器、およびその設計自動化ツールを開発する。平成20~21年度若手研究(B)で得られた多変数数学関数回路に関する成果および平成22~24年度の基盤研究(C)で得られた一次元波形信号合成器に関する成果から、合成器の多次元化の見込みを得た。実際に、基盤研究(C)での基礎研究により、二次元波形信号の生成に成功したが、自動車のエンジン制御などでは、3~6次元の信号が求められる場合が多い。そこで、これまでに得られた知見を活かし、さらなる多次元化を目指す。

## 参考文献:

- [1]. A. Bellaouar, M. S. O'brecht, A. M. Fahim, and M. I. Elmasry, "Low-power direct digital frequency synthesis for wireless communications," *IEEE Journal of Solid-State Circuits*, Vol. 35, No. 3, pp. 385-390, Mar. 2000.
- [2]. D. D. Caro and A. G. M. Strollo, "High-performance direct digital frequency synthesizers using piecewise-polynomial approximation," *IEEE Transactions on Circuits and Systems-I*, vol. 52, No. 2, pp. 324-337, Feb. 2005.
- [3]. A. Madisetti, A. Y. Kwentus, and A. N. Wilson Jr., "A 100-MHz, 16-b, direct digital frequency synthesizer with a 100-dBc spurious-free dynamic range," *IEEE Journal of Solid-State Circuits*, Vol. 34, No. 8, pp. 1034-1043, Aug. 1999.
- [4]. H. T. Nicholas III and H. Samueli, "A 150 MHz direct digital frequency synthesizer in 1.25- $\mu$ m CMOS with -90-dBc spurious performance," *IEEE Journal of Solid-State Circuits*, Vol. 26, No. 12, pp. 1959-1969, Dec. 1991.
- [5]. Y. Song and B. Kim, "Quadrature direct digital frequency synthesizers using interpolation-based angle rotation," *IEEE Transactions on Very Large Scale Integration Systems*, Vol. 12, No. 7, pp. 701-710, July 2004.
- [6]. A. Yamaguchi, M. Ishikawa, T. Tsukahara, and S. Date, "A 2-V, 2-GHz low-power direct digital frequency synthesizer chip-set for wireless communication," *IEEE Journal of Solid-State Circuits*, Vol. 33, No. 2, pp. 210-217, Feb. 1998.

## 2. 研究の目的

これまでに行った若手研究(B)や基盤研究(C)での研究成果を活かし、本研究では、3次元以上のデジタル波形信号を直接生成できる合成器の開発を目標とする。一般に、次元を

拡張すると扱う情報(データ量)が増えるため、回路サイズは増大し、性能は劣化する。そのため、多くの従来手法は、複数の一変数数学関数回路を組み合わせて多次元波形信号を合成しているが、私たちは、先の研究で二変数数学関数を直接実現することにより、より高速でコンパクトな回路の設計に成功した。

そこで、3次元以上の波形信号を直接生成するために、この二変数数学関数回路に着目し、これを3変数以上に拡張したときに、メモリ量や回路の複雑さがどのように増加するか? 速度はどのように低下するか? を多数の評価実験から明らかにする。その後、回路サイズの増加や性能低下への対策を施した新たな多変数数学関数回路および、それを用いた多次元波形信号合成器の設計を行う。

また、本研究では、単に回路のコンパクト化と高速化を目指すだけではなく、多様な波形信号の生成に柔軟に対応できるように書換え可能な回路構成の提案も達成すべき目標とする。波形信号毎に専用回路を設計すれば、回路のコンパクトさや速度は比較的容易に達成できるが、そのような専用回路は、非常に限られた狭い応用分野でしか利用できないため、大量生産が見込めずコスト的に難しい。一方、FPGAのような汎用の書換え可能ハードウェアでは、性能や電力で問題が生じる場合がある。そのため、本研究では、書換え可能な部分を最小限にした合成器の構成を提案し、そのようなハードウェアを特定用途向け書換え可能ハードウェア(ASPH: Application-Specific Programmable Hardware)と名づける。

提案する多次元デジタル波形信号合成器で生成される波形信号のノイズが許容範囲であることを保証するために、本研究では、ノイズを数学的に解析し、数理計画法などを用いて最適な合成器の構成を自動的に求めるツールも開発する。

以上の研究を行うことにより、現在、技術提供を行なっている自動車メーカーの次世代エンジンの高速かつ精密な制御や無線通信機器における新機能への発展などに貢献することが最終的な目的である。

### 3. 研究の方法

プログラマブル多次元デジタル波形信号合成器とその設計自動化ツールを開発するために、主に以下の研究を行った。

- (1) **数学関数回路の多変数化、および評価実験**：一般に、次元を拡張すると扱う情報(データ量)が増えるため、回路サイズが増大し、性能も低下する。問題は、その回路サイズの増加や性能の低下が、許容可能な範囲か、それとも何らかの対策が必要なのかである。それを把握するために、まず数学関数回路の次元数を拡張したときに、メモリ量や回路の複雑さがどのように増加するか? 速度はどのように低下するか? を多数の評価実験により定量的に明らかにする。その後、評価実験

の結果に基づき、決定グラフを用いた回路サイズの縮小化や高速化などの改良を加えた新しい数学関数回路を設計する。

- (2) **多次元離散データから多次元波形信号を生成するための手法の考案**：これまでのデジタル波形信号合成器で生成可能な波形信号は数学関数で定義できるものに限られていた。しかし、自動車のエンジン制御などの実際の応用分野では、数学関数で定義できない多次元の離散データ(観測データや実験データなど)から波形信号を生成したい場合が数多く存在する。そこで、離散データしか与えられない場合でも、自然な多次元波形信号が生成できるように、上記の多変数数学関数回路に改良を加え、合成器の設計手法を考案する。
- (3) **新しい多変数数学関数回路を用いた合成器の開発および評価実験**：デジタル波形信号合成器の性能やサイズは利用する数学関数回路によって大きく左右されるため、(1)の成果を踏まえて新型の多変数数学関数回路を設計し、それを組み込んだ波形信号合成器を設計する。そして、設計した合成器のサイズや性能を定量的に評価するために、一変数数学関数回路を組み合わせて多次元波形信号を合成する従来の合成器との比較実験を行い、設計した合成器の利害得失を明らかにする。
- (4) **プログラマブル多次元合成器の考案およびプロトタイプ開発**：多様な多次元波形信号を単一のハードウェアで実現できる書換え可能な合成器を考案する。書換え可能にすることで、合成器の汎用性は高まるが、性能の低下や消費電力の増加が考えられる。合成器の汎用性と性能のトレードオフを考慮して、書換え可能な部分を最小限にした合成器のプロトタイプを開発する。
- (5) **ノイズ信号の数学的な解析と数理計画法などを用いた設計最適化ツールの開発**：設計仕様で要求される高品質な多次元デジタル波形信号を生成するために、上記の研究で開発した合成器で生じるノイズ信号を数学的に解析する。回路設計同様、多次元になるとデータ量が増えるため、解析に要する計算量が増大することが予想される。計算量を抑えた高速な解析法を提案するために、様々な数学のテクニックを用いた解析を試行し、適した手法を模索する。
- (6) **合成器の応用分野の新規開拓**：ハイブリッドカーや電気自動車に代表されるように、無線通信機器や家電製品だけでなく、自動車産業にもデジタル化の変革は訪れており、様々な部品が機械制御から電子制御へと変化している。そのため、デジタル波形信号の生成も必要となっており、特にエンジン制御などの複

雑な処理が要求される部分では、多次元波形信号の高速な生成が強く求められている。そこで、研究で得られた成果をもとに、無線通信機器や家電製品だけでなく、自動車産業への応用を目指す。

#### 4. 研究成果

3年間の研究期間を通じて行った研究の成果は以下の通り。

##### (1) 数学関数回路の多変数化, および評価実験

**既存の数学関数回路を多次元化すると回路サイズや性能がどのように変化するかを評価実験により調査したところ、当初想定していた最悪の状況通り、回路サイズが次元の増加とともに爆発的に（指数関数的に）増加してしまうため、理論通りの単純な多次元化では実用的な多次元合成器が得られない（小規模な合成器しか設計できない）ことがわかった。**当初の計画通り、決定グラフを用いた回路サイズの縮小を試みたが、次元の増加による回路サイズの増加を決定グラフによる圧縮では十分に抑えることができず、残念ながら期待した効果を得ることができなかった。これらの研究結果から、多次元化には、小手先の圧縮技術だけではなく、回路構成の根本的な改善が必要であることが明らかになった。

##### (2) 多次元離散データから多次元波形信号を生成するための手法の考案

**数学関数として定義されていない観測データや実験データなどの離散データに対しても波形信号合成器を自動生成できるように、その設計手法の考案も上記研究と並行して行った。**その結果、与えられた多次元データをまずは多変数スプライン補間関数により連続関数へと変換し、その連続関数をマルチリニア補間関数により区分的に近似することで、与えられたデータに対して自然で滑らかな波形信号を少ない計算量で生成することに成功した。生成した波形信号の関数を数学関数回路で実現すれば、離散データから合成器を直接自動設計できることを確認した。

##### (3) 新しい多変数数学関数回路を用いた合成器の開発および評価実験

**(1)で得られた「多次元化による回路サイズの大幅な増加を抑えるには、回路構成の根本的な見直しが必要」という研究成果を踏まえ、回路サイズを小さくするための回路構成として、繰り返し計算回路や算術変換に基づく回路など様々な回路構成の再検討を行った。**そして原点に立ち返り、一変数数学関数を効率よく計算する新たな回路構成を考案した。考案した回路構成は、国際的な学術論文誌で発表し、専門家による評価を得た。考案した回路を複数組み合わせることで、設計の容易さや数学関数回路の汎用性は犠牲にするが、回路サイズの指数関数的な増大を回

避でき、コンパクトな回路で多次元波形の生成が可能であることを確認した。

##### (4) プログラマブル多次元合成器の考案およびプロトタイプ開発

**新たな数学関数回路の考案と並行して、多様な波形信号を単一のハードウェアで生成できる合成器のプロトタイプ開発も行った。**これまででは、汎用的な数学関数回路を1つだけ用いて合成器を構成しようと試みたが、ここでは、複数の数学関数回路での構成に方針を変更した。しかし、合成器のプロトタイプ開発では、複数の数学関数回路で共通する部分とそれ以外の部分を分け、共通化できない部分を用途ごとに切り替え可能な付加回路として実現することにより、汎用性と回路のコンパクトさの両立を目指した。FPGAを用いた評価実験により、これまで検討していた汎用的な回路のみで構成する合成器より、切り替え可能な付加回路を用いた方が、全体としてコンパクトな合成器になることを確認した。

##### (5) ノイズ信号の数学的な解析と数理計画法などを用いた設計最適化ツールの開発

**これまで開発した合成器を仕様で要求される精度に応じて自動生成するために、関数近似で生じる近似誤差、数値を有限桁で表現する際に生じる丸め誤差、回路内の計算で生じる計算誤差を考慮して、合成器で生じるノイズ信号を数式によりモデル化し、数値や各演算器のビット精度を最小化するツールを開発した。**残念ながら、開発した合成器の構造が生成したい信号に大きく依存してしまうため、任意の信号合成器に対応することはできなかったが、下記で述べる応用例に関しては、要求された精度に応じた回路の自動生成を可能にした。

##### (6) 合成器の応用分野の新規開拓

**新たな応用分野を開拓するために、地元企業（自動車会社）から提供された情報をもとに、本研究で得られた技術を自動車のバーチャルセンサーに応用した。**バーチャルセンサーとは、コストやサイズなどの制約で取り付けることができないセンサーの信号を、他のセンサーの信号から計算により仮想的に生成する機器のことであり、今回は、エンジンのクランク角、エンジン内の圧力、過去の温度から現在のエンジン内の発熱量を生成するバーチャルセンサーを設計した。要求された精度に応じたバーチャルセンサーを自動生成できるだけでなく、パラメータ等を設計後に柔軟に変更できる。そのような柔軟性を保持しているにもかかわらずソフトウェア実装の55倍の速度向上を達成した。これにより、実際のセンサーと遜色無く、リアルタイムな制御にセンサーの信号を利用できることを確認した。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文] (計 11 件)

1. Theodore Manikas, Mitchell A. Thornton, Shinobu Nagayama, “An improved method for system threat analysis using multiple-valued logic and conditional probabilities,” *Proc. of SDPS International Conference on Transformative Science & Engineering, Business and Social Innovation*, Vol.20, pp.1-5, Nov. 2015 (査読有り) .
2. Shinobu Nagayama, Tsutomu Sasao, Jon T. Butler, Mitchell A. Thornton, Theodore Manikas, “Edge reduction for EVMDDs to speed up analysis of multi-state systems,” *Proc. of IEEE Symposium on Multiple-Valued Logic*, Vol.45, pp.170-175, May 2015 (査読有り) .  
DOI: 10.1109/ISMVL.2015.22
3. Shinobu Nagayama, Shin’ichi Wakabayashi, “On regular expression matching methods for fast network intrusion detection systems with high maintainability,” *Proc. of 11<sup>th</sup> International Workshop on Boolean Problems*, Vol.11, pp.171-188, Sept. 2014 (査読有り) .
4. Shinobu Nagayama, Tsutomu Sasao, Jon Butler, Mitchell A. Thornton, Theodore Manikas, “On optimization of edge-valued MDDs for fast analysis of multi-state systems,” *IEICE Transactions on Information and Systems*, Vol.E97-D, No.9, pp.2234-2242, Sept. 2014 (査読有り) .  
DOI: 10.1587/transinf.2013L0P0011
5. Ryutaro Kurai, Norihiro Yasuda, Hiroki Arimura, Shinobu Nagayama, Shin-ichi Minato, “Fast regular expression matching based on dual Glushkov NFA,” *Proc. of the Prague Stringology Conference*, pp.3-16, Sept. 2014 (査読有り) .
6. Shinobu Nagayama, Tsutomu Sasao, Jon Butler, “Piecewise arithmetic expressions of numeric functions and their application to design of numeric function generators,” *Journal of Multiple-Valued Logic and Soft Computing*, Vol.23, pp.293-313, June 2014 (査読有り) .
7. Shinobu Nagayama, Tsutomu Sasao, Jon T. Butler, Mitchell A. Thornton, Theodore Manikas, “Analysis method of multi-state systems partially having dependent components using multiple-valued decision diagrams,” *Proc. of IEEE Symposium on Multiple-Valued Logic*, Vol.44, pp.190-195, May 2014 (査読有り) .  
DOI: 10.1109/ISMVL.2014.41
8. Mitchell A. Thornton, Theodore Manikas, Stephan A. Szygenda, Shinobu Nagayama, “System probability distribution modeling using MDDs,” *Proc. of IEEE Symposium on Multiple-Valued Logic*, Vol.44, pp.196-201, May 2014 (査読有り) .  
DOI: 10.1109/ISMVL.2014.42
9. Leonid Moroz, Shinobu Nagayama, Taras Mykytiv, Ihor Kirenko, Taras Boretsky, “Simple hybrid scaling-free CORDIC solution for FPGAs,” *International Journal of Reconfigurable Computing*, pp.1-4, April 2014 (査読有り) .  
DOI: 10.1155/2014/615472
10. Shinobu Nagayama, Tsutomu Sasao, Jon Butler, “EVMDD-based analysis and diagnosis methods of multistate systems with multi-state components,” *Journal of Multiple-Valued Logic and Soft Computing*, Vol.22, pp.59-78, Feb. 2014 (査読有り) .
11. Shinobu Nagayama, Tsutomu Sasao, Jon T. Butler, “Minimization of the number of edges in an EVMDD by variable grouping for fast analysis of multi-state systems,” *Proc. of IEEE Symposium on Multiple-Valued Logic*, Vol.43, pp.284-289, May 2013 (査読有り) .  
DOI: 10.1109/ISMVL.2013.37

[学会発表] (計 17 件)

1. 発表者：永山忍, 発表標題：インデックス生成関数の高速な線形分解法について, 学会名：第 29 回 多値論理とその応用研究会, 発表年月日：2016 年 1 月 9 日, 発表場所：仙台
2. 発表者：永山忍, 発表標題：安全で快適なインターネットを影で支えるシステムについて, 学会名：明治大学特別講義 (招待講演), 発表年月日：2015 年 9 月 25 日, 発表場所：川崎
3. 発表者：永山忍, 発表標題：保守性の高い高速なネットワーク侵入検知のための正規表現マッチング手法について, 学会名：第 57 回 機能集積情報システム研究会 (招待講演), 発表年月日：2015 年 6 月 26 日, 発表場所：広島
4. 発表者：永山忍, 発表標題：Edge reduction for EVMDDs to speed up analysis of multi-state systems, 学会名：IEEE International Symposium

- on Multiple-Valued Logic, 発表年月日:2015年5月20日, 発表場所:カナダ, ウォータールー
5. 発表者: 永山忍, 発表標題: Fast and reliable network intrusion detection system architectures, 学会名: Special Lecture at Dept. Computer Science & Engineering, Southern Methodist University (招待講演), 発表年月日:2015年2月20日, 発表場所:アメリカ, ダラス
  6. 発表者: 永山忍, 発表標題: EVMDD の新しい単純化規則による多状態システム解析の高速化, 学会名: 第28回 多値論理とその応用研究会, 発表年月日:2015年1月10日, 発表場所:那覇
  7. 発表者: 永山忍, 発表標題: 安全で快適なインターネットを影で支えるシステムについて, 学会名: 明治大学特別講義(招待講演), 発表年月日:2014年9月26日, 発表場所:川崎
  8. 発表者: 永山忍, 発表標題: On regular expression matching methods for fast network intrusion detection systems with high maintainability, 学会名: 11<sup>th</sup> International Workshop on Boolean Problems (招待講演), 発表年月日:2014年9月19日, 発表場所:ドイツ, フライベルク
  9. 発表者: 永山忍, 発表標題: Analysis methods of multi-state systems partially having dependent components using multiple-valued decision diagrams, 学会名: IEEE International Symposium on Multiple-Valued Logic, 発表年月日:2014年5月19日, 発表場所:ドイツ, ブレーメン
  10. 発表者: 永山忍, 発表標題: 様々な応用分野での決定グラフを用いた新しい計算手法について, 学会名: ニューパラダイムコンピューティング研究会@東北大学(招待講演), 発表年月日:2014年3月25日, 発表場所:仙台
  11. 発表者: 永山忍, 発表標題: 私の多値論理 - 私が考える多値論理の意義と重要性, そして今後の展望 -, 学会名: 多値論理研究会 鹿児島ワークショップ(招待講演), 発表年月日:2014年1月13日, 発表場所:鹿児島
  12. 発表者: 永山忍, 発表標題: 一部の部品間の従属事象を考慮した多状態システムの解析法, 学会名: 第27回 多値論理とその応用研究会, 発表年月日:2014年1月12日, 発表場所:鹿児島
  13. 発表者: 永山忍, 発表標題: 多状態システムの高速な解析のための EVMDD の新しい最適化について, 学会名: 第36回 多値論理フォーラム, 発表年月

- 日:2013年9月14日, 発表場所:姫路
14. 発表者: 永山忍, 発表標題: Regular expression matching using ZBDDs, 学会名: Invited Talk at University of Nis (招待講演), 発表年月日:2013年9月8日, 発表場所:セルビア, ニシュ
  15. 発表者: 永山忍, 発表標題: ZDD を用いた正規表現マッチングについて, 学会名: ERATO セミナー@北海道大学(招待講演), 発表年月日:2013年7月16日, 発表場所:札幌
  16. 発表者: 永山忍, 発表標題: Efficient regular expression matching method using ZBDDs, 学会名: Reed-Muller Workshop 2013, 発表年月日:2013年5月25日, 発表場所:富山
  17. 発表者: 永山忍, 発表標題: Minimization of the number of edges in an EVMDD by variable grouping for fast analysis of multi-state systems, 学会名: IEEE International Symposium on Multiple-Valued Logic, 発表年月日:2013年5月24日, 発表場所:富山

〔図書〕(計1件)

著者名: 笹尾勤, Jon T. Butler 編著  
 Alan Mishchenko (Chapter 1), Tsutomu Sasao (Chapter 2), Shin-ichi Minato (Chapter 3), 永山忍 (Chapter 4) 著  
 出版社: Morgan & Claypool Publishers  
 署名: Application of Zero-Suppressed Decision Diagrams  
 発行年: 2014年  
 総ページ数: 123 ページ

〔産業財産権〕

○出願状況(計0件)

○取得状況(計0件)

〔その他〕

ホームページ等  
 広島市立大学教員プロフィール(永山忍)  
<http://rsw.office.hiroshima-cu.ac.jp/Profiles/8/0000731/profile.html>

6. 研究組織

(1) 研究代表者

永山 忍 (NAGAYAMA SHINOBU)  
 広島市立大学大学院情報科学研究科・准教授  
 研究者番号: 10405491

(2) 研究分担者

なし

(3) 連携研究者

なし