

**科学研究費助成事業 研究成果報告書**

平成 27 年 6 月 8 日現在

機関番号：15501

研究種目：若手研究(B)

研究期間：2013～2014

課題番号：25730030

研究課題名(和文)部分再構成に基づくディペンダブルNoCの構成方式

研究課題名(英文)Configuration Method of Dependable Network-on-Chip Based on Partial Reconfiguration

研究代表者

福士 将 (FUKUSHI, MASARU)

山口大学・理工学研究科・准教授

研究者番号：50345659

交付決定額(研究期間全体)：(直接経費) 3,000,000円

研究成果の概要(和文)：大規模なオンチップ並列プロセッサシステムの実現には欠かせない、欠陥や故障を救済するためのディペンダブルな(信頼性のある)ネットワークオンチップ(NoC)の構成方式について研究を行った。部分再構成という概念を導入することにより、異なる耐故障化技術であるネットワーク再構成と耐故障ルーティングを融合させた新たなアプローチの手法を考案した。本手法により、NoCのサイズと通信性能の大幅な低下を抑制し、アプリケーションの性能要件に応じたNoCのカスタマイズ設計が可能になることを示した。

研究成果の概要(英文)：Toward the realization of large-scale on-chip parallel systems, this research project studied the configuration method of dependable Network-on-Chip (NoC) to tolerate defects and faults in the systems. Introducing the concept of partial reconfiguration, we developed a novel approach which combines two different fault-tolerance technologies, network reconfiguration and fault-tolerant routing. This approach has shown to reduce the significant degradation of NoC size and communication performance which was the critical problem in the previous methods, and enable the customization of NoC to meet the performance requirements imposed by the target applications.

研究分野：並列分散システム

キーワード：ネットワークオンチップ 高信頼アーキテクチャ ネットワーク再構成 耐故障ルーティング 部分再構成

## 1. 研究開始当初の背景

現在の大規模集積回路(VLSI)製造技術では、トランジスタのリーク電流に起因する消費電力や発熱などの問題が深刻化しており、プロセッサの動作周波数を向上させることはもはや限界に達している。このため、近年のマルチコアやネットワークオンチップ(NoC)などのように、単一のチップに複数のプロセッサ(ノード)を集積実装し、並列処理を行うことで高速化を図るVLSI並列プロセッサが主流になりつつある。中でもNoCは、ノード間をオンチップネットワークで接続し、ルータを介したパケット転送により通信を行う方式であり、配線遅延が少なく、通信帯域に優れ、ノード数の拡張性が高い実装方式として注目されている。

多数のノードが接続される大規模なNoCでは、ノード数に応じて計算性能が向上する反面、製造時の欠陥や稼働時の故障により、ネットワークの形態が不規則化し、パケット転送が妨害され、ディペンダビリティ(信頼性)が低下するという重大な問題がある。欠陥や故障の発生は不可避であり、その数はシステム内のノード数に応じて増加する。今後の集積度の向上とノードの小型化により、将来、チップ内のノード数は1000を超えることが予測されている。一方では、小型で低電力なナノデバイス素子やナノテクノロジーによる新たな製造技術の研究開発も行われており、チップ内に集積されるノード数は確実に増加する傾向にある。ディペンダブルなNoCの構成方式は、年々その重要性が増しているにも関わらず、未だに解明されていない。

## 2. 研究の目的

本研究の目的は、大規模なVLSI並列プロセッサの実現には欠かせないディペンダブルなNoCの構成方式を解明することである。このためのアイデアは、部分再構成という新たな概念を導入することで、従来異なる耐故障化技術として研究されてきたネットワーク再構成法と耐故障ルーティング法の両機能を融合させることである。すなわち、システム内にあえて僅かな数の欠陥ノードが含まれることを許容することで、両手法で課題となっている適用効率低下のデメリットを解決する。さらに、本手法の最適化機能を応用することで、性能要求に応じたNoCのカスタマイズ設計を可能にする。具体的には、次の4つを明らかにする。

- (1) 任意数・任意パターンの欠陥を削除できる部分再構成法
- (2) 再構成とルーティング機能を融合した新たなアプローチのNoC構成方式
- (3) 複数の性能要件(NoCのサイズ、通信性能、消費電力など)を考慮した制約付き最適化問題におけるトレードオフ関係
- (4) 実アプリケーション(三次元形状復元)を用いた本手法の応用例

## 3. 研究の方法

### (1) 部分再構成法の開発

システム内に部分的に欠陥ノードを含むことを許容する部分再構成法の開発を行う。このために、研究代表者らが先行研究で開発済みである進化的アプローチに基づくネットワーク再構成法を用い、本手法を拡張することにより開発を行う。部分再構成機能を実現することが本研究のNoC構成方式のキーになるが、特定数・特定パターンの欠陥ノードを削除するようにネットワーク再構成を行うことは簡単ではない。この実現のアプローチとして、一部の欠陥領域を処理対象から除外してNoC全体に再構成を適用する大域的アプローチと、局所的な領域に個別に再構成を適用する局所的アプローチの二通りのアプローチを検討する。

### (2) 新たなNoC構成方式の開発

部分再構成の導入により、ネットワーク再構成法と耐故障ルーティング法の両機能を融合させた新たなNoC構成方式の開発を行う。耐故障ルーティング法として、研究代表者らが開発した迂回方向の制限に基づく手法を用いる。本手法は、ハードウェアとしての実装を考慮した分散的制御に基づく手法である。まず、本手法において、通信性能の低下の原因となる欠陥パターンの解析を行う。このために、計算機シミュレーションを行い、多数の欠陥パターンに対する本手法の通信性能を計測する。次に、通信性能の低下の度合いが大きいいくつかの欠陥パターンに注目し、その低下の度合いに応じた優先度付きのテンプレートとして定義し、部分再構成法を用いて救済する手法を検討する。

### (3) 制約付き最適化問題の定式化とトレードオフ関係

本NoC構成方式における複数の解候補(ノード間の接続パターン)を評価できる機能を応用し、NoCの構成問題を、複数の性能指標(NoCのサイズ、通信性能、消費電力など)を考慮可能な制約付き最適化問題として定式化する。計算機シミュレーションにより、性能指標間のトレードオフ関係を解明し、アプリケーションなどの性能要件に応じたNoCのカスタマイズ設計の可能性を示す。

### (4) 実アプリケーションを用いた応用例

実アプリケーションとして画像処理分野の一手法である三次元形状復元処理を取り上げ、NoCへの実装を行うことで本手法の応用例を示す。このために、まず、対象とする処理の並列処理手法を検討する。これには、研究代表者らがこれまでに研究してきた視線の傾きを考慮した並列化手法を用いる。メモリ量が限られているチップ内への実装を考慮し、メモリ効率の良い並列化手法を検討する。次に、回路構成の書き換えが可能なFPGAデバイスを用いて、本手法を小規模な

NoC に実装する．実装を通じて得られる性能指標から，理論と実環境での評価の差異を明らかにする．

#### 4．研究成果

##### (1) 部分再構成法の開発

システム内に部分的に欠陥ノードを含むことを許容する部分再構成法を開発することができた．大域的および局所的の両アプローチから部分再構成の実現性を詳しく検討した結果，局所的アプローチでは，特定サイズの NoC へと再構成することが不可能な場合が存在することが分かった．そこで，部分再構成は大域的アプローチを基本とし，システムの各部分領域において削除対象のノード数に制約を設ける方法により，特定数・特定パターンの欠陥ノードを削除可能な手法として実現した．

従来研究されてきたネットワーク再構成の目的は，全欠陥ノードをシステムから削除して，正常なネットワークを構成することである．これに対し，開発した本部分再構成法では，その目的を 180 度覆し，ネットワーク内に欠陥ノードを含むことを許容する点で，これまでにはない手法である．

##### (2) 新たな NoC 構成方式の開発

部分再構成機能を導入することで，ネットワーク再構成法と耐故障ルーティング法の双方の耐欠陥機能を融合させた新たな NoC 構成方式を開発できた．

計算機シミュレーションにより，対象とする耐故障ルーティング法の通信解析を行った．その結果，複数の欠陥ノードが集中する欠陥クラスタが NoC の西方向の端に接する場合と，複数の欠陥クラスタに囲まれる領域が存在する場合に，欠陥領域の迂回のために通信性能が大きく低下することを明らかにした．さらに，欠陥ノードが上下左右方向に隣接するよりも，斜め方向に隣接するほうが，通信性能の低下に与える影響が大きいことも明らかにした．

通信性能の大幅な低下の原因となる欠陥パターンを，部分再構成法を用いてシステムから削除する手法を開発した．解析で得られた通信性能の低下の度合いに応じて優先度（危険度）を定義し，削除候補テンプレートを作成した．本手法の基本的な評価を行った結果，欠陥ノード数が同じ場合でも，通信経路長を数パーセント短縮可能なことを明らかにした．さらに，部分再構成によりシステム内に残存する欠陥パターンを制限することが可能になるため，従来法で複雑であったルーティング規則の約 60%を削減可能なことも明らかにした．

本成果は，再構成のために少量のハードウェア（冗長リンクやスイッチ）を追加することにより，高速通信性能と高信頼性を両立する NoC を構成可能なことを意味するもので

あり，従来異なる目的で研究されてきた二つの耐欠陥機能を融合することにより生まれたものである．本方式の基本的な考え方は，2 次元メッシュ型以外の他のネットワーク形態の NoC にも応用可能なものである．

##### (3) 制約付き最適化問題の定式化とトレードオフ関係

開発した NoC 構成方式を応用し，複数の性能指標（NoC のサイズ，通信性能，消費電力など）を考慮可能な制約付き最適化問題として定式化し，トレードオフ関係を評価した．これは，進化的アプローチに基づく再構成法をベースにしている本手法にしかできない評価である．

最適化の際の制約条件を変更しながら，再構成前のシステムサイズ，欠陥率，通信混雑率に対する性能指標の関係を明らかにした．本成果は，たとえ欠陥ノードの個数やパターンが同じであっても，本手法により，異なる性能特性を示す複数の NoC へと再構成可能であることを示すものである．すなわち，本成果に基づき，システムのディペンダビリティを考慮しつつ，実装対象のアプリケーションの性能要件などに応じて，チップ内のシステム構成を動的にカスタマイズ可能なことを示している．

本手法と従来法の性能比較を行い，優位性を検証した．その結果，通信性能を優先する条件で本手法を適用することにより，従来法と比較して，平均通信サイクル数を約 10%削減可能であることが分かった．また，システムサイズを優先する条件で適用することで，システム内のノード利用効率を約 10%向上可能なことが分かった．

##### (4) 実アプリケーションを用いた応用例

本手法の応用例を実証するために，実アプリケーションの並列化手法の開発と実装を行った．

計算に要するデータを各ノードに分散配置し，ノード間のデータ参照にインデックスとデータの対応表を用いる並列処理手法を考案した．従来法と比較して，実装に必要なメモリ使用量を約 90%削減可能なことを明らかにした．また，本手法を用いた場合の並列処理性能を評価し，使用ノード数に対する処理時間の関係を明らかにした．

アプリケーションのディペンダブルな実装基盤として，計算管理を行うサーバノードの構成を検討した．本サーバでは，計算誤りに対処するために信頼度に基づく冗長化手法を用いている．計算管理に必要な各処理を並行して実行するマルチスレッド型のサーバを実装し，各スレッドの処理性能を明らかにした．

今後は，本アプリケーションの NoC 全体の回路量および処理性能の詳細な評価を行う予定である．

## 5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文](計6件)

K. Sonoda and M. Fukushi, "Extended 2D-Mesh Network-on-chip for Region-based Fault-Tolerant Routing Algorithms," Proceedings of International Symposium on Artificial Life and Robotics, 巻数無, pp. 510-513, 2015. (査読有)

Y. Tateishi, M. Fukushi and T. Abe, "A Memory Efficient Parallel Method for Voxel-based Multiview Stereo," Proceedings of Second International Symposium on Computing and Networking, 巻数無, pp. 367-372, 2014. (査読有)

T. Sakai and M. Fukushi, "Implementation of A Reliable Volunteer Computing System with Credibility-based Voting," Proceedings of Second International Symposium on Computing and Networking, 巻数無, pp. 354-359, 2014. (査読有)

M. M. H. Rahman, A. Shah, M. Fukushi, and Y. Inoguchi, "Hierarchical Tori Connected Mesh Network," Computational Science and Its Applications, Lecture Notes in Computer Science Volume 7975, pp 197-210, 2013. (査読有)  
DOI: 10.1007/978-3-642-39640-3\_14

Y. Fukushima, M. Fukushi, and I. E. Yairi, "A Region-based Fault-Tolerant Routing Algorithm for 2D Irregular Mesh Network-on-Chip," Journal of Electronic Testing: Theory and Applications, Volume 29, Issue 3, pp 415-429, 2013. (査読有)

M. M. H. Rahman, M. Fukushi, and Y. Inoguchi, "Reconfiguration and Yield of a Hierarchical Torus Network," IETE Technical Review, Vol. 30, Issue 2, pp. 120-128, 2013. (査読有)

[学会発表](計5件)

境 岳志, 福土 将, "マルチスレッドを用いたVCサーバシステムの性能評価", 電気・情報関連学会中国支部連合大会 講演論文集, pp.246, 2014年10月25日, 福山大学, 広島県, 福山市.

立石 雄大, 阿部 亨, 福土 将, "空間分割に基づく多眼ステレオ法の並列化", 電気・情報関連学会中国支部連合大会 講演論文集, pp.375, 2014年10月25日, 福山大学, 広島県, 福山市.

園田 賢一, 福土 将, "領域ベースの耐故障ルーティングに対する拡張 2次元メッシ

ユ NoC", 電子情報通信学会 機能集積情報システム研究会, pp.1-6, 2014年10月24日, 兵庫県立大学, 兵庫県, 姫路市.

渡邊 寛, 福土 将, 船曳 信生, 中西 透, "誤り発生確率が変化するボランティアコンピューティングにおける信頼度に基づく多数決法の評価と改善", 情報処理学会研究報告 2013-HPC-142, No.26, pp.1-8, 2013年12月17日, 北海道大学, 北海道, 札幌市.

土居 俊也, 渡邊 寛, 福土 将, 船曳 信生, 中西 透, "信頼度に基づく多数決法を用いたボランティアコンピューティングシステムの実装", 情報処理学会研究報告 2013-HPC-142, No. 19, pp.1-7, 2013年12月16日, 北海道大学, 北海道, 札幌市.

[図書](計0件)

[産業財産権]  
出願状況(計0件)

名称:  
発明者:  
権利者:  
種類:  
番号:  
出願年月日:  
国内外の別:

取得状況(計0件)

名称:  
発明者:  
権利者:  
種類:  
番号:  
出願年月日:  
取得年月日:  
国内外の別:

[その他]  
ホームページ等

## 6. 研究組織

### (1) 研究代表者

福土 将 (FUKUSHI, Masaru)  
山口大学・大学院理工学研究科・准教授  
研究者番号: 50345659