科学研究費助成事業

研究成果報告書



研究成果の概要(和文):本研究課題では,Siスピンデバイスの基盤技術を確立することを最終的な目的とし て,Siチャネルへのスピン注入技術と,MOS反転層チャネル内のスピンダイナミクスを評価できるデバイス技術 を開発した. まず,種々のトンネル障壁を有するスピン注入源を用いて,Siへのスピン注入を詳細に検証して,Siチャネルへ 直接スピン注入可能なスピン注入源に必要な要件を明らかにした.次いで,MOS反転層における実効移動度のユ ニバーサリティを用いて,スピンダイナミクスを散乱過程ごとに分離して評価できるボトムゲート構造の電界ア シスト4端子Hanle効果MOSデバイスの解析を行い,このデバイスの設計方法を確立した.

研究成果の概要(英文): Spin injection phenomena for a Si channel employing tunnel-contact-type spin injectors with MgO, TiO2, and HfO2 barriers were investigated. Using three-terminal spin-accumulation devices with these spin injectors, Hanle-effect signals from spin-polarized electrons injected in the device were successfully observed. The Hanle-effect signals were decomposed into channel-spin and trap-spin components. The proportion of the channel-spin component strongly depended on the process condition of the tunnel barriers. In particular, the MgO spin injector fabricated by an optimized process condition exhibited spin injection with only a single channel-spin component. Fabrication processes, spin injection abilities, and other features of spin injectors with TiO2 and HfO2 tunnel barriers were also demonstrated. In addition, the design scheme of a spin injector/detector in four-terminal Hanle-effect Si-channel MOS devices was also

研究分野:電子デバイス,集積回路,スピントロニクス

キーワード: スピントロニクス スピン注入 スピントランジスタ

1.研究開始当初の背景

スピントランジスタはスピン機能とトランジスタ の機能を融合させた機能デバイスである.特に, スピン機能を CMOS とデバイスレベルで融合し たスピントランジスタであるスピン MOSFET は, 不揮発性メモリや低消費電力ロジックなどに応 用が期待されている.このようなスピントランジス タの実現のためには,Si へのスピン注入技術の 確立が必須である.これまでも,Si へのスピン注 入に関する報告が多くあるが,最近,そのデータ の解析法やその解釈が議論になっている.特に, Siへのスピン注入で最もよく使われる3端子スピ ン蓄積測定法においても再検討・検証が必要だ と考えられる.

スピン注入の評価技術における混乱を招いて いる 1 つの要因は、これまでスピン注入の解析 に用いられてきた Hanle 効果の表式の使用方法 に誤りがあることである.Si へのスピン注入は主 に3端子スピン蓄積デバイスによって評価される ことが多い.これはSi中に注入されたスピン偏極 電子に外部磁場を印加することで生じる Hanle 効果の測定を行う.解析に用いる Hanle 効果の 表式を誤って使用すると、Si チャネルに注入さ れたスピン偏極電子による Hanle 効果の信号は, スピン注入源の強磁性コンタクトによる他の現象 (トラップや界面層など)によって生じる Hanle 効 果と同じ関数形(ローレンツ型)を与えてしまう. このため、たとえSiチャネルへのスピン注入以外 の他の現象を観測していても Si チャネルへのス ピン注入と混同を生じる(区別ができない).この 誤った解析方法ではスピン緩和時間を無限大 に外掃したとき,注入スピンの保存を満足せず 問題がある、我々は本研究課題の準備として スピン偏極電子のドリフト拡散方程式から得られ るインパルス応答を, Hanle 効果による位相の変 化を考慮して時間で畳み込むことで正確な Hanle 効果の DC 応答を求めた. これは, もちろ んスピン緩和時間を無限大にしたときの注入ス ピンの保存を満足する.また,3 端子スピン蓄積 法による Hanle 効果の信号が非ローレンツ型ピ ーク形状になることを明らかにした.

最近, Si へのスピン注入で生じる Hanle 効果 は単純なローレンツ関数では表現できないことも 実験的にわかってきた.これは, MgO などの特 定のトンネルバリアを有するスピン注入源を用い た場合に観測されるもので, Si チャネルへのスピ ン注入が実現できている可能性が示されている. Si チャネルへのスピン注入が可能な系(スピン 注入源)に,より正しいと考えられる解析方法を 適用して,スピン注入技術を再検証・再構築す る必要があると考えられる.

2.研究の目的

本研究課題では,上述した Hanle 効果の正確 な定式化に基づき,Si 基板上に作製した種々の スピン注入源の評価・検証を行い,Si へ高効率 スピン注入ができるスピン注入源の構造・作製プ ロセス等を明らかにする.

また,上記解析方法を応用して,高精度にス ピンダイナミクスを評価できるスピン注入デバイ スの設計法を確立する.この意義を簡単に以下 に示す.Siチャネル・スピントランジスタの実現に

は、スピン注入技術の確立の他、Si チャネル内 (特に SiMOS 反転層中)のスピンダイナミクスの 理解が重要となる.これまでに、いくつかの方法 によって Si チャネル内のスピン緩和時間の観測 が試みられている、特に伝導キャリアの Hanle 効 果を用いた評価とこの検証が進められている。 我々は,SiMOS 反転層におけるキャリアの実効 移動度のユニバーサリティを用いて,スピンダイ ナミクスを散乱過程ごとに分離して評価できる方 法を提案している(Fig.1).この方法では正確に Hanle 信号の振動周期 (B_{π}) を観測する必要があ る、本研究課題では、上述した Hanle 効果の表 式を用いて,電界アシスト4 端子 Hanle 効果 MOS デバイスを詳細に解析して,高感度かつ 正確に B_#を測定できるデバイスの設計法を確立 する.



3.研究の方法

3.1 スピン注入源の作製と評価

高効率のスピン注入を実現するためには,高 品質な強磁性金属/トンネルバリア/Si トンネル接 合が必要になると考えられる、Si に着目すれば、 Si 界面での界面準位密度および膜中トラップ密 度が極めて低い熱酸化 SiO2 膜がトンネル障壁 の候補として考えられる.しかし,SiO2 膜は磁性 金属と自発的に反応が進むため,高品質な強 磁性金属/SiO2構造は形成できないと考えられる (自発的に界面層が形成される).これは,熱力 学関数の解析から容易に示すことができる.そこ で,安定で高品質な強磁性金属/トンネルバリア 界面を形成できる絶縁膜からスピン注入源に用 いるトンネル障壁を選ぶことにした.選択の基準 として強磁性トンネル接合によるトンネル磁気抵 抗効果(TMR)の観測が報告されている絶縁体 とした.本研究課題では,AlOx,MgO,TiO2, HfO2を選択した.

・MgO バリアと AlO_x バリア

CoFe/MgO/Si, CoFe/AlO_x/Si トンネルコンタクトはSiへのスピン注入・検出の検証に広く用いられているスピン注入源である.これらのトンネル障壁である MgO や AlO_xは主に電子線蒸着法やプラズマ酸化法によって形成されている.本研究課題では,Si基板上に堆積した Mg 薄膜およびAI薄膜のラジカル酸化によってMgO,AlO_x薄膜を形成し,さらにラジカル酸素アニールによって高品質化した MgO,AlO_x薄膜をトンネル障壁とする CoFe/MgO/Si,CoFe/AlO_x/Si スピン注入源の作製を試みる.

以下に作製した Al(100nm)/ CoFe(30nm)/ MgO/n⁺-Si および Al(100nm)/ CoFe(30nm)/ AlO_x/n⁺-Si スピン注入源の作製プロセスを示す. 基板には P ドープ n⁺-Si 基板(キャリア濃度は 4×10¹⁹cm⁻³)を用いた.トンネルコンタクト構造の 成膜にはスパッタ/ラジカル酸化/分子線堆積 (MBD)・マルチチャンバーシステムを用いて真空一貫で行った.超高真空中での熱処理によってSi清浄表面を形成し,このSi表面に室温でスパッタ法を用いてMgまたはAlを0.5nm 堆積した.次に,室温でラジカル酸化を行い,トンネル障壁を作製した.この後,ラジカル酸素雰囲気中でのトンネル障壁のアニールを400 で30分間施し高品質化した.次いで,MBD 法を用いて400 でCoFeを堆積した.比較用のサンプルとしてラジカル酸素アニールを施していないトンネルコンタクトも作製した.スピン注入の評価として,3 端子スピン蓄積デバイスを作製し(Fig.2),Si チャネルに蓄積されたスピン偏極電子のHanle 効果の観測を行った.



・TiO₂トンネルバリア

スピントランジスタの実現が期待されるナノス ケールのチャネルでは、チャネルのオン抵抗は 非常に低く, AlO_xやMgOをトンネルバリアとした トンネルコンタクト型のスピン注入源では、トンネ ル抵抗が高く、抵抗率不整合の問題やトランジ スタ性能の劣化といった問題を生じる.そこで, 本研究課題ではナノスケールのチャネルに適合 した低抵抗スピン注入源としてTiO2をトンネル障 壁として用いたスピン注入源を提案した、この構 造では, TiO2は Si との接合において Si の伝導 帯側に 0.1eV 程度の極めて低いエネルギー障 壁を形成できる.TiO,は低抵抗の MTJ のトンネ ル障壁として研究・開発されていたこともあり TMR も観測されている.したがって,TiO2トンネ ルバリアはナノスケールのスピントランジスタのス ピン注入源に有望であると考えられる。

本研究課題では Si 上に堆積した Ti 薄膜のラ ジカル酸化によって TiO2薄膜を形成し, さらにラ ジカル酸素アニールによって高品質化した.こ の TiO2薄膜をトンネル障壁とし, CoFe を強磁性 電極に用いた CoFe/TiO2/n⁺-Si スピン注入源を 作製して, スピン注入の評価を行った.スピン注 入源の作製法方法は, 先に述べた MgO バリア や AIO_x バリアの場合と同様に行った.

・<u>HfO2トンネルバリア</u>

次節で述べるように, TiO_xのトンネルバリアは 低抵抗のトンネルコンタクトに極めて有効であり, Si チャネルへのスピンの注入も確認できている が,トラップに起因すると考えられるスピン蓄積 成分も同時に観測されている.また, MgO をトン ネルバリアに用いたスピン注入源では, MgO の 成膜条件を最適化して,トラップの影響を制御 することで,Si チャネルへのスピン注入成分のみ のスピン注入が観測される.このようなスピン注 入におけるトラップ成分はトンネルバリアの膜質 およびトンネルバリア/Si 界面の品質に依存する ものと考えられる.そこで,本研究課題では,Hf 系酸化物に注目した.Hf 系酸化物は近年の CMOS デバイスのゲート酸化膜に用いられていることから,界面準位などのトラップ密度の低いスピン注入源を実現できると予想される.また, CMOS プロセスとの整合性も極めて重要な特徴となる.

Hf系酸化物/Si 接合は以下に示す異なる3つ の方法で作製した(Fig.3).(A) まず Si 表面を 超高真空下で熱クリーニングすることで,清浄表 面を露出させる.この表面にマグネトロンスパッ タを用いて Hf を室温で 0.5nm 堆積させ, 次いで 300 で 30 分間のラジカル酸化処理を行う. (B) 同様に Hfを堆積して, この Hfを室温で 30 分間のラジカル酸化をして,引き続きラジカル酸 素雰囲気中でアニール処理を 300 で 30 分間 行う.(C) Si 清浄表面に室温において 30 分間 のラジカル酸化処理を行い,その後,Hf を室温 で 0.5nm 堆積させる.この Hf に室温で 30 分間 のラジカル酸化処理を行い、引き続きラジカル 酸素雰囲気中でアニール処理を 300 で 30 分 間行う.



3.2 スピンダイナミクス評価デバイスの設計

電界アシスト4端子 Hanle 効果 MOS デバイス の設計には,スピン偏極電子のドリフト拡散方程 式から得られるインパルス応答を,Hanle 効果に よる位相の効果を考慮して時間で畳み込むこと で求めた DC 応答を用いた.電極幅の効果も考 慮して,こおデバイスの出力(ケミカルポテンシャ ル)を定式化した.

解析・設計にはボトムゲート構造の電界アシス ト 4 端子 Hanle 効果 MOS デバイスを用いた (Fig.4).主要な設計パラメータは加速電界 E_{acc} , 実効チャネル長 L_{eff} ,注入および検出電極幅 d_{1} , d_{2} である.温度は 4.2K, MOS 反転層中の移動 度は報告値から10000cm²/Vsとした.スピン緩和 時間については,スピン輸送デバイスの報告値 を参考にして 1ns を仮定した.

信号強度を強くするためには電極幅を大きく することが有効であるが、これは同時に B_nの測 定精度を落とす、測定精度を許容範囲内に抑え、 信号強度を高める設計方法を検討した。



4.研究成果

4.1 スピン注入源の作製と評価 ・<u>MgO バリアと AIO_x バリア</u>

Fig.5 に CoFe/MgO/Si および CoFe/AlO_x/Si コンタクトによるスピン注入 およびスピン抽出の測定結果を示す.(a)およ び(b)が AlOx トンネル障壁, (c)および(d)が MgO トンネル障壁の場合である.(b)と(d)が トンネル障壁形成後にラジカル酸素アニ ルを行ったものである.この結果から,ラジ カル酸化による室温形成トンネルバリアを 用いた場合では,どちらのトンネルバリアの 場合でもスピン注入・抽出測定で得られた信 号はローレンツ関数でよくフィッティング できることがわかった.一方,ラジカル酸化 後にラジカル酸素アニールを行ったサンプ ルでは,得られた信号をローレンツ関数のみ では,精度よくフィッティングすることがで きなかった、トラップによる蓄積スピンはロ ーレンツ型の信号となるが, Si チャネルでの 蓄積スピンについてはローレンツ型とはな らず,ローレンツ型よりシャープな形状の信 号となる.そこで,この二つの関数形を仮定 して,フィッティング解析を行った.



ラジカル酸素アニールを行わなかった試料は ローレンツ関数のみでフィットできるのに対して, ラジカル酸素アニールを行った試料ではこの2 つの関数の重ね合わせによって,フィッティング できた.これらの結果は,トンネルバリアの形成 後にラジカル酸素アニールを行うことによって,ト ラップによる信号(ローレンツ関数)が減少し,Si へのスピン注入成分が現れることを示している. 以上から,ラジカル酸素アニールによるトンネル バリアの膜質と界面の高品質化はSiチャネルへ のスピン注入に有効であることがわかった.また, ラジカル酸素アニール後,AIO_xバリアより,MgO バリアの方がよりSiチャネルへのスピン注入成 分が大きくなる傾向があることがわかった.

次に, MgO を用いて, ラジカル酸素アニー ルによるトンネル障壁の作製プロセスの最 適化を行った.ラジカル酸素アニール時の基 板温度(T_{ROA} = RT, 300-400)とラジカルソ ースの投入パワー(PT_{ROA} = 200-300W)を変 化させて形成した MgO を用いてスピン注入 源を作製し,3端子スピン蓄積法を用いて評 価を行った.Fig.6 に示すように,検出信号に 含まれるチャネルスピン成分とトラップス ピン成分の割合は T_{ROA} および T_{ROA} に強く依 存し, $P_{RO}=200W$, $T_{ROA}=400^{\circ}C$ のときに,チ ャネルスピン成分が最も大きくなった.この 条件で作製したスピン注入源を詳細に評価 した.



Fig.7 にこのスピン注入源を用いて観測した Hanle 効果信号のバイアス依存性を示す. スピン注入源に印加されるバイアスを下げていくと、トラップスピン成分が減少し、ある値のバイアス以下では、チャネルスピン成分のみが観測されるようになる.この原因を調べるために、トンネル電流から、トラップ密度を算出した.



ス電圧とともに大きく変化して,バイアスを

下げることによって大きく減少することがわかった.したがって,このトラップ密度の エネルギー依存性によって,低いバイアス下 では,チャネルヘスピン成分のみが観測され ると結論できる.高効率のスピン注入にはト ラップ成分の削減が重要である.

・<u>TiO₂トンネルバリア</u>

はじめに,室温でSi上に堆積したTiのラジカ ル酸化によって形成した TiO2/Si およびこの構造 にラジカル酸素アニール処理を行った試料を XPS によって評価した.Fig.9(a).(b)に Si2p スペ クトルおよび Si サブオキサイドピークの積分値を それぞれ示す、ラジカル酸化を行うことにより、Si サブオキサイドが形成されるが,これは 100 で ラジカル酸素アニールを行っても変化しなかっ た(Fig.9(b)の領域 I). ラジカル酸素アニールを 200 ~400 で行うと、領域 I と比較してサブオ キサイドのピーク強度が増大するが、この温度範 囲内ではピーク強度は一定となり,界面構造が 安定化することが確認された(Fig.9(b)の領域 II). さらに,アニール温度を増加させると(450 以 上), サブオキサイドピークのピーク強度が増大 することが分かった(Fig.9(b)の領域 III).



次に,この領域 I~III の条件で形成した CoFe/TiO₂/Si トンネルコンタクトをスピン注入源と する 3 端子スピン蓄積デバイスを作製し,スピン 注入の評価を行った。領域 I~III の条件で作製 したデバイスのトンネル電流から, TiO₂/Si のバリ アハイトを見積もったところ , 領域 II の条件が最 も低いバリアハイトを示し,その値は約0.1eVとな った.これはこの系における報告値と一致する. また,領域 I~III の条件で作製したすべてのデ バイスにおいて、スピン注入およびスピン抽出に 関する Hanle 効果信号の観測もできた.得られ た信号はどれも単一の Lorentz 関数ではフィッテ ィングを行うことができず、トラップスピンを表す Lorentz 関数とチャネルスピンを表す非 Lorentz 型のピーク関数との重ね合わせによって,精度 よくフィッティングを行うことができた(Fig.10(a)). また,信号に含まれるトラップスピン成分に対す るチャネルスピン成分の割合は,領域 II の条件 で作製したデバイスが最も高くなり(Fig.10(b)), ラ ジカル酸素アニール温度の最適化によりのスピ ン注入効率を大幅に改善できることがわかった.

試料の TEM 観察から,最もチャネルスピン成 分の大きなサンプルでも,TiO₂/Si 界面に反応層 が確認された.この結果は XPS の観測結果とも 整合し,スピン注入におけるトラップ成分の存在 を示唆するものと考えられる.



·HfO2トンネルバリア

前節の作製方法 A,B,C によって形成した HfO₂/Si 構造をそれぞれ試料 A,B,C とする. 試料 A,B,C の Hf4f に関する XPS 観測から, 試料 A のは HfO₂が,試料 B では Hf シリケート (Hf-Si-O の化合物)が, 試料 C では HfO₂がそ れぞれ形成されていることがわかった.また,試 料 A では界面にシリサイド,試料 C では界面 に SiO_x が形成されていると結論できた.試料 B については界面から Hf シリケートが形成されて いる可能性が高いと考えられる.

次に試料A,B,Cの作製方法でトンネル障壁 を形成して3端子スピン蓄積デバイスを作製して, 評価結果を行った.試料Aの方法で作製したス ピン注入源ではスピン蓄積に伴う信号は観測さ れなかった.試料Bの方法で作製したスピン注 入源ではスピン蓄積による信号が観測できたが, 解析の結果,これはトラップによるスピン蓄積の みからの信号であった.試料Cの方法で作製し たスピン注入源でもスピン蓄積に伴う信号が観 測されたが,解析の結果この場合ではトラップに よるスピン蓄積とSiチャネルでのスピン蓄積が重 畳して観測されていることがわかった(Fig.11).

以上から,まず Si 表面に薄いサブオキサイド を形成し,その後 HfO2が形成することで界面に シリサイドの形成がなく,膜中に Hf シリケートを 含まない HfO2が形成できることがわかった. HfO2をゲート酸化膜とする CMOS デバイスの例 から,この場合の最終的に形成される界面層は 界面準位を減らす効果も期待できる.今後, HfO2/Si 構造の作製条件を最適化することで,Si チャネルへのスピン注入効率を増大できる可能 性は十分にあると考えられる.



 4.2 スピンダイナミクス評価デバイスの設計 Fig.4 に示したボトムゲート構造の電界アシスト
4 端子 Hanle 効果 MOS デバイスについて解析 を行い,設計方法を確立した.スピン注入および検出に用いる強磁性電極の幅をそれぞれ d1, d2, この電極の中心間で定義される実効チャネ ル長を L_{eff}, チャネル内の電界強度を E_{acc}, Hanle 信号の位相が π となる磁場強度を B_{π} とする. また, d1, d2が十分に狭い設定をLI/LDと呼ぶこ とにする.

LI/LD の信号強度は Leff を増加させると減少 するが, Eacc を大きくすることで増大できるため $E_{\rm acc}$ を調整することで比較的に長い $L_{\rm eff}$ でも十分 な信号強度を得ることができる. B_πの有限の電 極幅によって生じる LI/LD からの誤差をδB_πとす る. δB_{π} はある E_{acc} 以上のドリフト領域では一定 値に抑制される(Eacc の最小値をここから決定で きる).この δB_{π} の大きさは L_{eff} に対する d_1, d_2 の 占有率で決まる. Hanle 信号のピーク強度もこの 電極幅に依存する(Fig.12). Hanle 信号の 1st ピーク強度は Eacc によって増大して, d1 に対して は単調に増加するが, 2nd ピーク強度では, d1 に対して最適値が存在し、2nd ピークの最大値は $d_1 \ge L_{eff}$ の簡単な関係で決定され, d_2 には強く依 存しない.

Fig.13 に δB_{π} が 5%, 10%, 15%以下となる d_1 , d_2 の範囲を示す. δB_{π} が一定となる範囲は円 (d_1, d_2) d_2 の2 乗和)に近似できるため, $d_1 \ge \delta B_{\pi}$ から d_2 e(a,b,c) = b(a,b,c) + b(b,c) + b(b,c) + b(b,c) + b(c,c) + b(c,って, 電界アシスト4 端子 Hanle 効果 MOS デバ イスでは, Hanle 信号の 1st ピーク強度は d₁ ととも に増大し, 2nd ピーク強度を最大化する d₁は, $L_{\rm eff}$ で決まる. δB_{π} は, コンタクトのチャネルに対 する占有率で決まり,所望の δB_{π} を満たす d_2 はこ こから決定できる.よって,*L*effを与えれば構造の すべてを決定できる.



5.主な発表論文等 〔雑誌論文〕(計4件)

(1) Y. Kawame, T. Akushichi, Y. Takamura, Y. Shuto, and S. Sugahara, "Fabrication and characterization of a high-quality injector using а spin B2-ordered-Co2FeSi0.5Al0.5 /MgO/Si tunnel contact", J. Appl. Phys., vol. 117, no. 17, 2015, pp. 17D151/1-3, DOI: 10.1063/1.4918567.

(2) T. Akushichi, Y. Takamura, Y. Shuto, and <u>S.</u> Sugahara, "Spin accumulation in Si channels using CoFe/MgO/Si and CoFe/AlOx/Si tunnel contacts with high quality tunnel barriers prepared by radical-oxygen annealing", J. Appl. Phys., vol. 117, no. 17, 2015, pp. 17B531/1-4, DOI: 10.1063/1.4919270.

(3) Y. Takamura, T. Akushichi, Y. Shuto, and S. Sugahara, "Analysis and design of nonlocal spin devices with bias-induced spin-transport acceleration" J. Appl. Phys., vol. 117, no. 17, 2015, pp. 17D919/1-4, DOI: 10.1063/1.4918635

(4) Y. Takamura, T. Akushichi, A. Sadano, T. Okishio, Y. Shuto, and <u>S. Sugahara</u>, "Analysis of Hanle-effect signals observed in Si-channel spin accumulation devices", J. Appl. Phys. vol. 115, no. 17, 2014, pp. 17C307/1-3, DOI: (4) 10.1063/1.4868502.

[学会発表](計27件)

(1) T. Akushichi, D. Kitagata, Y. Shuto, and <u>S.</u> <u>Sugahara</u>, "Analysis of Spin Accumulation in a Si Channel Using CoFe/MgO/Si Spin Injectors", Electron Device Technology and Manufacturing Conference, Toyama, Japan, February 28-March 2, 2017, P-15

(2) T. Akushichi, D. Kitagata, Y. Takamura, Y. Shuto, and <u>S. Sugahara</u>, "Spin Accumulation in a Si Channel using High-Quality CoFe/MgO/Si Spin Injectors' 2016 IEEE Silicon Nanoelectronics Workshop (SNW 2016), Honolulu, USA, June 12-13, 2016, P1-27.

(3) D. Kitagata, T. Akushichi, Y. Takamura, Y. Shuto, and <u>S. Sugahara</u>, "Robust Design of Electric-field-assisted Nonlocal Si-MOS Spin-devices" 2016 IEEE Silicon Nanoelectronics Workshop (SNW 2016), Honolulu, USA, June 12-13, 2016, P2-23

(4) Y. Ikuse, T. Akushichi, Y. Shuto, Y. Takamura, and <u>S. Sugahara</u>, "Spin injection into silicon using CoFe/TiO2/Si tunnel contacts", The 13th Joint MMM-Intermag Conference, San Diego, CA, USA, January 11-15, 2015, paper DT-05.

(5) D. Kitagata, T. Akushichi, Y. Takamura, Y. Shuto, <u>S.</u> <u>Sugahara</u>, "Design and analysis of electric-field-assisted nonlocal silicon-channel spin devices", 2015 IEEE Silicon Nanoelectronics Workshop (SNW2015), Kyoto, Japan, June 14-15, 2015, paper 5-25.

(6) T. Kondo, Y. Kawame, Y. Takamura, Y. Shuto, S. "Fabrication high-quality Sugahara. of Co2FeSi0.5Al0.5/CoFe/MgO/Si spin injectors for Si-channel spin devices", 2015 IEEE Silicon Nanoelectronics Workshop (SNW2015), Kyoto, Japan, June 14-15, 2015, paper 6-4.

(7) Y. Kawame, T. Akushichi, Y. Takamura, Y. Shuto, and <u>S. Sugahara</u>, "Fabrication and characterization of a using high-quality spin injector а B2-ordered-Co2FeSi0.5A10.5 /MgO /Si tunnel contact", 59th Annual Magnetism and Magnetic Materials Conference (MMM2014), Honolulu, HI, USA, November 3-7, 2014, paper AH-09. (8) T. Akushichi, Y. Takamura, Y. Shuto, and <u>S.</u>

Sugahara, "Spin accumulation in Si channels using CoFe/MgO/Si and CoFe/AlOx/Si tunnel contacts with high quality tunnel barriers prepared by radical-oxygen annealing", 59th Annual Magnetism and Magnetic Materials Conference (MMM2014), Honolulu, HI, USA, November 3-7, 2014, paper FW-11.

(9) Y. Takamura, T. Akushichi, Y. Shuto, and <u>S. Sugahara</u>, "Analysis and design of nonlocal spin devices with bias-induced spin-transport acceleration", 59th Annual Magnetism and Magnetic Materials Conference (MMM2014), Honolulu, HI, USA, November 3-7, 2014, paper GS-07. 他 18 件

【図書】(計2件) (1) <u>S. Sugahara</u>, Y. Shuto, and S. Yamamoto, "Spin-transistor technology for spintronics/CMOS hybrid logic circuits and systems", in Nanomagnetic and Spintronic Devices for Energy-Efficient Memory and Computing, J. Atulasimha and S. Bandyopadhyay Eds., John Wiley & Sons, Ltd, pp.65-90, November 2015

(2) <u>S. Sugahara</u>, Y. Takamura, Y. Shuto, and S. Yamamoto, "Field-Effect Spin-Transistors", in Handbook of Spintronics, Y. Xu et al. Eds., Springer Science+Business Media, pp.1243-1279, November 2014

6.研究組織

(1)研究代表者 菅原 聪(Sugahara, Satoshi) 東京工業大学·科学技術創成研究院·准教授 研究者番号:40282842 (2)研究分担者:なし (3)連携研究者:なし (4)研究協力者:なし