| 研究概要 |
SignedーDigit数系(SD数系)は,対称R進数表現の一種であり,SD加減算においては語長に無関係にキャリアの伝搬が隣り合った1けたのみに限定されるので,並列処理が可能となり高速演算が期待できる。しかし,これまで集積回路実現の観点から研究されたことがなかった。
本研究では,知能ロボット用超高性能多値ス-パ-チップ実現の一つのアプロ-チとして,本研究代表者らが初めて開発したCMOSデバイスによる多値ス-パ-チップ実現のための高速SD数算術演算用アレ-の構成法を確立しその性能評価を行うと共に,知能ロボット用ス-パ-チップの開発設計を行った。
初めに、電流源,カレントミラ-,スレショルドディテクタ,双方向電流入力回路を構成要素とする多値双方向電流モ-ド回路方向を提案した。得られた回路に基づき演算回路の基礎となる4進SD数全加算器の構成法を示すとともに,2μm設計ル-ルによるCMOS集積回路の試作を行い,優れた特性をもつことを確かめた。これらの成果を踏まえて構成モジュ-ルとして,加算部,部分積生成部,および商生成部よりなる算術演算モジュ-ルを開発した。本演算モジュ-ルをアレ-状に配列することにより種々の算術演算が実行できる。本ジュ-ルアレ-は,短い開発期間で高性能な算術演算システムを実現するためのセミカスタムVLSIの一方式として有用である。
最後に,演算遅れ時間最小の基本計思想の下で,知能ロボット制御用並列構造VLSIプロセッサと,ロボットビジョン用VLSIプロセッサのア-キテクチャを考察し,その開発設討を行った。その結果,得られた多値ス-パ-チップの演算遅れ時間は,同等規模の2値VLSIプロセッサと比ベると格段に小さく,優れていることを確認した。
|
