• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

正則時相論理に基づく形式的論理設計検証に関する研究

研究課題

研究課題/領域番号 01550285
研究種目

一般研究(C)

配分区分補助金
研究分野 情報工学
研究機関京都大学

研究代表者

平石 裕実  京都大学, 工学部, 助教授 (40093299)

研究分担者 荻野 博幸  京都大学, 工学部, 教務職員 (40144323)
石浦 菜岐佐  京都大学, 工学部, 助手 (60193265)
高木 直史  京都大学, 工学部, 助手 (10171422)
研究期間 (年度) 1989 – 1990
研究課題ステータス 完了 (1990年度)
配分額 *注記
2,300千円 (直接経費: 2,300千円)
1990年度: 800千円 (直接経費: 800千円)
1989年度: 1,500千円 (直接経費: 1,500千円)
キーワード時相論理 / 形式的検証 / 論理設計 / モデル検査 / 設計検証 / 仕様記述 / 正則集合 / 順序機械 / 共有二分決定グラフ / 記号シミュレ-ション
研究概要

本研究では、時相論理に基づく形式的な論理設計検証のための基礎的な手法の確立を目的として研究を行ない、主として以下のような成果を得た。
形式的論理設計検証のための論理体系としては、時間の概念を陽に記述することができ充足可能性判定問題が決定可能である時相論理が近年利用されつつあるが、従来の命題時相論理では、有限状態機械の性質を充分に表現することは出来なかった。このため、有限状態機械の仕様を表現する能力を持つ時相論理として我々がすでに提案している正則時相論理について研究を行ない、形式的論理設計検証の立場から、種々のクラスの正則時相論理の体系化を行ないそれらの諸性質を明らかにした。また、実際に正則時相論理を利用して順序機械の設計検証システムを試作し、実用規模の順序機械の設計検証に対して正則時相論理が有効に利用できることを示すとともに、アルゴリズムの改良を行ない、より効率の良い順序機械の検証アルゴリズムを示した。一方、論理回路のタイミング検証を目的として、実時間時相論理を変数が取り扱えるように拡張し、それを用いたタイミング検証アルゴリズムを明らかにした。さらに、最新のス-パ-コンピュ-タを利用することにより、どの程度の規模の順序機械の検証が可能になるかを明らかにするために、分岐時間モデルの時相論理の一種であるComputation Tree Logic(CTL)のベクトル計算機に適した検証アルゴリズムを示し、実際に実験を行ない状態遷移数が百万以上の順序機械の検証が扱えることを示した。

報告書

(3件)
  • 1990 実績報告書   研究成果報告書概要
  • 1989 実績報告書
  • 研究成果

    (15件)

すべて その他

すべて 文献書誌 (15件)

  • [文献書誌] 平石 裕実: "Design Verification of Sequential Machines Based on Eーfree Regular Temporal Logic" Proc.of the IFIP WG 10.2 Ninth International Symposium on Computer Hardware Description Langnayes and their Applications. 9. 249-263 (1989)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1990 研究成果報告書概要
  • [文献書誌] 平石 裕実: "Vectorized Model Checking for Computation Tree Logic" Proc.of the Workshop on Computer Aided Verification. I. (1990)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1990 研究成果報告書概要
  • [文献書誌] 浜口 清治: "Branching Time Regular Temporal Logic for Model Checking with Linear Time Complexity" Proc.of the Workshop on Computer Aided Verification. II. (1990)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1990 研究成果報告書概要
  • [文献書誌] 平石 裕実: "有限オ-トマトンと表現等価な正則時相論理とその論理設計検証への応用" 情報処理学会論文誌. 31. 1134-1145 (1990)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1990 研究成果報告書概要
  • [文献書誌] Hiromi Hiraishi: ""Design Verification of Sequential Machines Based on epsilon-free Regular Temporal Logic"" Proc. of the IFIP WG10.2 Ninth International Symposium on Computer Hardware Description Languages and their Applications. 249-263 (1989)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1990 研究成果報告書概要
  • [文献書誌] Hiromi Hiraishi, Shintaro Meki and Kiyoharu Hamaguchi: ""Vectorized Model Checking for Computation Tree Logic"" Proc. of the Workshop on Computer Aided Verification. Vol. I. (1990)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1990 研究成果報告書概要
  • [文献書誌] Kiyoharu Hamaguchi, Hiromi Hiraishi and Shuzo Yajima: ""Branching Time Regular Temporal Logic for Model Checking with Linear Time Complexity"" Proc. of the Workshop on Computer Aided Verification. Vol. II. (1990)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1990 研究成果報告書概要
  • [文献書誌] Hiromi Hiraiashi, Kiyoharu Hamaguchi, Hiroshi Fujii and Shuzo Yajima: ""Regular Temporal Logic Expressively Equivalent to Finite Automata and its Application to Logic Design Verification"" Trans. of Information Processing Society of Japan. Vol. 31. 1134-1145 (1990)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1990 研究成果報告書概要
  • [文献書誌] 平石 裕実: "Vectorized Model Checking for Compatation Trec Logic" Proc.of the Workshop on Computer Aided Verification. I. (1990)

    • 関連する報告書
      1990 実績報告書
  • [文献書誌] 浜口 清治: "Branching Time Regular Temporal Logic for Model Checking with Linear Time Complexity" Proc.of the Worksop on Computer Aided Verification. II. (1990)

    • 関連する報告書
      1990 実績報告書
  • [文献書誌] 平石 裕実: "有限オ-トマトンと表現等価な正則時相論理とその論理 設計検証への応用" 情報処理学会論文誌. 31. 1134-1145 (1990)

    • 関連する報告書
      1990 実績報告書
  • [文献書誌] Hiromi Hiraishi: "Design Verification of Sequential Machines Based on E-free Regular Temporal Logic" Proc.Computer Hardware Description Languages and Their Applications. 249-264 (1989)

    • 関連する報告書
      1989 実績報告書
  • [文献書誌] Nagisa Ishiura: "Time-Symbolic simulation for Accurate Timing Verification of Asynchrouous Behavior of Logic Circuits" Proc.26th ACM/IEEE Design Automation conference. 497-502 (1989)

    • 関連する報告書
      1989 実績報告書
  • [文献書誌] 浜口清治: "正則時相論理を用いた異なる階層間の設計検証について" 京都大学数理解析研究所構究録. 695. 253-262 (1989)

    • 関連する報告書
      1989 実績報告書
  • [文献書誌] Shin-ichi Minato: "Fast Tautology Cheching Using Shared Binary Decision Diagran-Benchmark Results-" Proc.IFIP International Work shop on Applied Formal Methods for Correct VLSI Dcsign. 580-584 (1989)

    • 関連する報告書
      1989 実績報告書

URL: 

公開日: 1989-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi