| 研究課題/領域番号 |
01550305
|
|---|
| 研究種目 |
一般研究(C)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
電子機器工学
|
|---|
| 研究機関 | 電気通信大学 |
|---|
研究代表者 |
宇佐美 興一 電気通信大学, 電気通信学部, 助手 (60017407)
|
|---|
| 研究分担者 |
横尾 邦義 東北大学, 電気通信研究所, 教授 (60005428)
後藤 俊成 電気通信大学, 電気通信学部, 教授 (70017333)
|
|---|
| 研究期間 (年度) |
1989 – 1990
|
| 研究課題ステータス |
完了 (1991年度)
|
| 配分額 *注記 |
2,200千円 (直接経費: 2,200千円)
1990年度: 700千円 (直接経費: 700千円)
1989年度: 1,500千円 (直接経費: 1,500千円)
|
|---|
| キーワード | 真空管IC / 微小真空管 / 冷陰極 / トンネルエミッタ / トンネル効果 / 電子放出 / 半導体薄膜 / バイアススパッタリング / 真空管 / パイアススパッタリング |
|---|
| 研究概要 |
本研究では、pーn接合型トンネルエミッタを作製するための基礎的な技術の開発と検討を行った。その結果をまとめると次のようになる。
1)バイアススパッタリング法による半導体薄膜の堆積
基板上に半導体の接合を形成する際に必要な半導体薄膜の堆積法について検討した。ここでは、高純度のスパッタリグ膜が得られる2重陰極バイアススパッタリング法により石英基板上にGeを堆積した。その結果、電気的特性が優れた半導体スパッタリング膜を得るには堆積時に発生する高エネルギ-粒子のエネルギ-を低下させるような条件を選ぶと良いことを示した。しかし、このような条件で、400℃以下の低い基板温度でSi(100)上にGeのエピタキシャル成長を試みたが、RHEEDの結果からは多結晶の成長しか認められなかった。基板とスパッタリング膜との境界をオ-ジェ電子分光法で調べた結果、境界層に多くの酸素が確認されたことから、基板表面のスパッタクリ-ニングおよび真空系からの不純物ガスの混入を無くするなどの検討が必要であろう。
2)素子の設計と微小化およびアレイ化の検討
トンネルエミッタの素子設計基準を得るためにMIS型円形単一素子をモデルとし、計算機シミュレ-ションにより素子の半径、トンネルバリア層の厚さ、上部電極の厚さおよび抗抵率などの素子パラメ-タとトンネル電流の分布との関係を調べ、素子の微小化の必要性を示した。また、この結果を参考にして、フォトリソグラフィを用いて直径60μmのMIS素子を100個アレイ化するプロセスを確立した。これらの結果は、pーn接合型トンネルエミッタの微小化、アレイ化に応用が可能である。
3)トンネルエミッション測定用高真空装置の製作
トンネルエミッタからのエミッションおよびエネルギ-分布を測定するための高真空装置を、タ-ボモレキュラ型ポンプを用いて製作した。この装置の排気特性を測定した結果、所定の1×10^<ー5>Pa台の真空度が得られた。現在、エミッション測定のためのチャンバを製作し測定を行っている。
|
