| 研究課題/領域番号 |
02452156
|
|---|
| 研究種目 |
一般研究(B)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
情報工学
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
南谷 崇 東京工業大学, 工学部, 教授 (80143684)
|
|---|
| 研究分担者 |
米田 友洋 東京工業大学, 工学部, 助教授 (30182851)
藤原 英二 東京工業大学, 工学部, 教授 (20211526)
当麻 喜弘 東京工業大学, 工学部, 教授 (50016317)
|
|---|
| 研究期間 (年度) |
1990 – 1991
|
| 研究課題ステータス |
完了 (1991年度)
|
| 配分額 *注記 |
6,000千円 (直接経費: 6,000千円)
1991年度: 500千円 (直接経費: 500千円)
1990年度: 5,500千円 (直接経費: 5,500千円)
|
|---|
| キーワード | フォ-ルトトレランス / セルフチェッキング / プロセッサ方式 / 論理回路 / 論理合成 / 論理式除算 |
|---|
| 研究概要 |
コンピュ-タシステム内部に故障が生じても正常な機能を果たし続ける、いわゆるフォ-ルトトレラントコンピュ-タシステムを実現するためには、その制御中枢であるプロセッサ自身が通常動作中に自己内部の故障を検出するセルフチェッキング能力を具備しなければならない。本研究では、セルフチェッキングプロセッサの自動合成を目的として、汎用プロセッサの各機能ブロックを構成する組み合わせ回路及び順序回路のセルフチェッキング論理構成方式、各インタフェ-スに用いる誤り検出符号方式、それを監視するセルフチェッキング検査回路の構成方式、セルフチェッキング回路の多段論理合成方式、セルフチェッキング回路網合成方式、論理設計検証方式などについて総合的に研究を行ない、以下の主な研究成果を得た。
多品種少量生産の論理LSI実現方式であるPLA(Programmable Logic Array)を基本構成要素として、セルフチェッキング回路の最も重要なクラスとして知られるSFS(Strongly Fault Secure)/SCD(Strongly Code Disjoint)論理回路(組み合わせ回路及び順序回路)の構成法を確立した。この回路実現法は、複数のSFS/SCD回路を要素としてそれらの縦続接続で得られるさらに大規模な論理回路網もやはりSFS/SCD回路になるという特徴を有する。一般に、論理回路網の内部インタフェ-スには充分な数の符号語がシステムの通常動作時に現われる保証がないという問題があり、これに対する有効な解決法はこれまで知られていなかったが、回路網全体の仕様を変更することなく部分論理関数の写像変換によってこの問題が解決できることを示した。この方法に基づいて、セルフチェッキング論理回路網自動合成システムを試作した。このシステムは、通常の論理設計で得られた回路網をSFS/SCD論理回路網に変換するもので、セルフチェッキングプロセッサの自動合成に有効であるとの見通しが得られた。
|
