| 研究概要 |
本研究について,研究実施計画に基づき今年度はつぎのテ-マについて研究を行った。
1.全域通信除去に関する研究
(1)任意近傍をもつ2次元シストリック配列上で,全域通信を実時間で除去できるための条件について研究を行った。その結果,2次元の任意の方向に信号が伝わる2方向システムは,いずれも全域通信除去可能であることが分かった。1方向システムでは必ずしも除去できないことを示した。
(2)この種のグロ-バルバスは,網目結合計算機のようなア-キテクチュアに適した高速化手法であることが明かとなった。
3.ログ深さ(log depth)をもつ並列回路網による並列アルゴリズムの構成
(1)けた上げ先見加算器のようなlog深さをもつ専用回路網の高速化アルゴリズムを示した。
(2)ログ深さを実現する汎用並列計算機として知られるハイパ-キュ-ブ結合計算機において,多項式の乗算等のアルゴリズムを示した。この場合,各デ-タの同期をとりながら,いかにして転送するかが問題となる。このことはハイパ-キュ-ブ上に並列アルゴリズムを作成する上で最も本質的な部分となる。
(3)巡回セ-ルスマン問題のようなうまい符号化の存在するNP問題に対して,遺伝アルゴリズムのような新しい数理工学的手法の有効性(元の問題の計算時間を対数をとる程度に時間を圧縮していると考えられる)を実験的に示した。
このうち3.の問題については,今後さらにそれぞれの回路網の有効性について検討が必要である。
|
