| 研究概要 |
Ge/Si(111)界面を取り上げ,低速電子回折やオージェ電子分光法を用いてその成長過程を,低速電子透過分光法によりその界面を調べ,低速電子透過分光法による半導体ヘテロ界面評価の可能性を検討した。
1.Asをサーファクタントとして,Si(111)上に基板温度500℃でGeの成長を行うと,8原子層まではシュードモルフィックに成長し,それ以後,格子不整合による歪が緩和されて,バルクGeと同じ格子定数を持つGe薄膜が成長する。一方,サーファクタントを用いず,直接Si(111)(7x7)上に成長して場合,ストランスキー・クラスタノフ様式の成長となる。このとき形成される島の格子定数は,Siのそれと2.5%異なっており,バルクGeのそれとは一致していないことを明らかにした。成長温度が比較的高く,また,成長速度が0.07ML/minと遅いことから考えて,合金化が起こっている可能性が高い。以上より,Asサーファクタントが,Ge/Si界面で生じやすい界面反応を抑制している可能性のあることを指摘した。
2.低速電子透過分光法を用いて半導体ヘテロ界面を評価する上で問題となる,表面超構造の影響について検討した。(7x7)構造のような単位胞の大きな表面超構造がある場合,本手法による界面評価は困難と思われるが,表面超構造を排除したSi(1x1)-As表面では,半導体ヘテロ界面を評価できる可能性があること,また,モデル計算を行う場合,三次元で考えなければならないこと,が判明した。
3.低速電子透過分光法によりGe/Si界面形成過程を調べた。その結果,Asをサーファクタントとして用い,基板温度500℃で成長した場合には,電子の薄膜透過率にみられる量子サイズ効果を反映したと思われる構造が現れた。このことは,本手法で半導体ヘテロ界面を評価できることを示しているが,現在のところ断定できず,今後より詳細に検討する必要がある。
|
